K thut s Chng 16 Mch logic lp

  • Slides: 58
Download presentation
Kỹ thuật số Chương 16: Mạch logic lập trình được Biên soạn: Tống Văn

Kỹ thuật số Chương 16: Mạch logic lập trình được Biên soạn: Tống Văn On Bộ môn: Kỹ thuật Điện tử Khoa: Điện & Điện tử Trường: Đại học Bách khoa TP Hồ Chí Minh Năm học 2011 - 2012

Nội dung o o o 16. 1 ROM. 16. 2 Mạch AND nối dây

Nội dung o o o 16. 1 ROM. 16. 2 Mạch AND nối dây và OR nối dây. 16. 3 PAL. 16. 4 PLA. 16. 5 FSM sử dụng ROM, PAL và PLA.

ROM Cell ROM

ROM Cell ROM

ROM Dải ROM 16 x 8 bit, một dạng ROM cơ bản

ROM Dải ROM 16 x 8 bit, một dạng ROM cơ bản

ROM Sử dụng ROM cơ bản để tạo hàm, thí dụ thực hiện mạch

ROM Sử dụng ROM cơ bản để tạo hàm, thí dụ thực hiện mạch chuyển mã nhị phân sang Gray

ROM 0 0 0 0 1 1 0 0 0 1 1 0 0

ROM 0 0 0 0 1 1 0 0 0 1 1 0 0 1 1 0 0 Mã nhị phân 4 -bit là các đường địa chỉ. 1 1 1 1 0 0 0 1 1 1 0 0 0 Nội dung trong ROM

ROM 256 x 4 bit

ROM 256 x 4 bit

ROM 256 x 4 bit dựa trên dải 32 x 32.

ROM 256 x 4 bit dựa trên dải 32 x 32.

ROM PROM 4 x 4 bit sử dụng liên kết cầu chì (các cực

ROM PROM 4 x 4 bit sử dụng liên kết cầu chì (các cực D được nối với VDD)

ROM UV - EPROM

ROM UV - EPROM

ROM

ROM

ROM xóa và lập trình bằng xung điện (EEPROM)

ROM xóa và lập trình bằng xung điện (EEPROM)

Nội dung o o o 16. 1 ROM. 16. 2 Mạch AND nối dây

Nội dung o o o 16. 1 ROM. 16. 2 Mạch AND nối dây và OR nối dây. 16. 3 PAL. 16. 4 PLA. 16. 5 FSM sử dụng ROM, PAL và PLA.

Mạch AND và OR nối dây Cổng đảo CMOS

Mạch AND và OR nối dây Cổng đảo CMOS

Mạch AND và OR nối dây Cổng đệm CMOS

Mạch AND và OR nối dây Cổng đệm CMOS

Mạch AND và OR nối dây R bên ngoài kéo lên (Rpull-up) VDD *

Mạch AND và OR nối dây R bên ngoài kéo lên (Rpull-up) VDD * Cổng đệm CMOS cực D hở dạng kéo lên.

Mạch AND và OR nối dây R bên ngoài kéo xuống (Rpull-down) * Cổng

Mạch AND và OR nối dây R bên ngoài kéo xuống (Rpull-down) * Cổng đệm CMOS cực D hở dạng kéo xuống.

Mạch AND và OR nối dây Ghép các cổng cực D hở dạng kéo

Mạch AND và OR nối dây Ghép các cổng cực D hở dạng kéo lên chỗ nối tương đương cổng and. Rpull-up x 1 y x 2 y 2 X 1 X 2 Q 3 y 1 y 2 y 0 0 ON ON 0 0 1 ON OFF 0 1 0 OFF ON 1 0 0 1 1 OFF 1 1 1 y = y 1 and y 2 Ta có and nối dây (wired-and): điểm nối hai ngõ ra cực D hở hình thành cổng and.

Mạch AND và OR nối dây VDD Rpull-up x 1 * x 2 *

Mạch AND và OR nối dây VDD Rpull-up x 1 * x 2 * y = x 1. x 2. x 3. x 4 x 3 * x 4 * AND nối dây

Mạch AND và OR nối dây Ghép các cổng cực D hở dạng kéo

Mạch AND và OR nối dây Ghép các cổng cực D hở dạng kéo xuống chỗ nối tương đương cổng or. x 1 y x 2 X 1 X 2 Q 4 y 1 y 2 y 0 0 OFF 0 0 1 OFF ON 0 1 1 1 0 ON OFF 1 0 1 1 1 ON ON 1 1 1 y 2 Rpull-down y = y 1 or y 2 Ta có or nối dây (wired-or): điểm nối hai ngõ ra cực D hở hình thành cổng or.

Mạch AND và OR nối dây x 1 * x 2 * y =

Mạch AND và OR nối dây x 1 * x 2 * y = x 1 + x 2 + x 3 + x 4 x 3 * x 4 * Rpull-down OR nối dây

Mạch AND và OR nối dây VDD Rpull-up x 1 * x 2 *

Mạch AND và OR nối dây VDD Rpull-up x 1 * x 2 * y = x 1. x 2. x 3. x 4 x 3 * Ghép các cổng đảo CMOS cực D hở dạng kéo lên x 4 *

Mạch AND và OR nối dây x 1 * x 2 * y =

Mạch AND và OR nối dây x 1 * x 2 * y = x 1 + x 2 + x 3 + x 4 x 3 * x 4 * Ghép các cổng đảo CMOS cực D hở dạng kéo xuống Rpull-down

Nội dung o o o 16. 1 ROM. 16. 2 Mạch AND nối dây

Nội dung o o o 16. 1 ROM. 16. 2 Mạch AND nối dây và OR nối dây. 16. 3 PAL. 16. 4 PLA. 16. 5 FSM sử dụng ROM, PAL và PLA.

PAL Cấu trúc AND – OR cơ bản của một PAL

PAL Cấu trúc AND – OR cơ bản của một PAL

PAL thực hiện biểu thức tổng các tích (SOP)

PAL thực hiện biểu thức tổng các tích (SOP)

PAL Dải GAL đơn giản

PAL Dải GAL đơn giản

PAL * * Một phần của PAL/GAL lập trình được

PAL * * Một phần của PAL/GAL lập trình được

PAL * * * PAL/GAL lập trình được thực hiện hàm X

PAL * * * PAL/GAL lập trình được thực hiện hàm X

PAL Sơ đồ khối tổng quát của PAL/GAL

PAL Sơ đồ khối tổng quát của PAL/GAL

PAL Các loại macrocell cơ bản của PAL/GAL cho hệ tổ hợp

PAL Các loại macrocell cơ bản của PAL/GAL cho hệ tổ hợp

PAL Các loại macrocell cơ bản của PAL/GAL cho hệ tổ hợp

PAL Các loại macrocell cơ bản của PAL/GAL cho hệ tổ hợp

PAL Các loại macrocell cơ bản của PAL/GAL cho hệ tổ hợp

PAL Các loại macrocell cơ bản của PAL/GAL cho hệ tổ hợp

PAL Sơ đồ khối của PAL 16 V 8

PAL Sơ đồ khối của PAL 16 V 8

PAL Sử dụng PAL 16 L 8 làm mạch 74138 (giải mã 3 8)

PAL Sử dụng PAL 16 L 8 làm mạch 74138 (giải mã 3 8)

PAL Một phần của PAL 16 L 8

PAL Một phần của PAL 16 L 8

PAL GAL 22 V 10

PAL GAL 22 V 10

Nội dung o o o 16. 1 ROM. 16. 2 Mạch AND nối dây

Nội dung o o o 16. 1 ROM. 16. 2 Mạch AND nối dây và OR nối dây. 16. 3 PAL. 16. 4 PLA. 16. 5 FSM sử dụng ROM, PAL và PLA.

PLA Cấu trúc của PLA

PLA Cấu trúc của PLA

PLA * *

PLA * *

PLA * * = F 2 = F 1

PLA * * = F 2 = F 1

PLA Số hạng tích Ngõ vào Ngõ ra A B C D F 1

PLA Số hạng tích Ngõ vào Ngõ ra A B C D F 1 F 2 ABCD 1 1 1 - 1 AB’CD’ 2 1 0 - 1 ABC’D 3 1 1 0 1 - 1 A’BCD’ 4 0 1 1 0 1 - A’BCD 5 0 1 1 - AB’CD 6 1 0 1 1 1 - ABCD’ 7 1 1 1 0 1 - Bảng giá trị của PLA ở slide trước

PLA 4 x 3 sử dụng các cổng TTL cực C hở và diod

PLA 4 x 3 sử dụng các cổng TTL cực C hở và diod

PLA 4 x 3 sử dụng các cổng CMOS cực D hở

PLA 4 x 3 sử dụng các cổng CMOS cực D hở

Nội dung o o o 16. 1 ROM. 16. 2 Mạch AND nối dây

Nội dung o o o 16. 1 ROM. 16. 2 Mạch AND nối dây và OR nối dây. 16. 3 PAL. 16. 4 PLA. 16. 5 FSM sử dụng ROM, PAL và PLA.

FSM sử dụng ROM, PAL và PLA Thiết kế FSM thực hiện việc chuyển

FSM sử dụng ROM, PAL và PLA Thiết kế FSM thực hiện việc chuyển mã từ mã BCD 8421 sang mã quá 3. FSM có một ngõ vào X và một ngõ ra Z, ngõ vào và ngõ ra là nối tiếp với LSB đi trước. Bảng bên cạnh liệt kê các ngõ vào và ngõ ra mong muốn tại các thời điểm t 0, t 1, t 2 và t 3, Ngõ vào X (BCD) Ngõ ra Z (mã quá 3) t 3 t 2 t 1 t 0 0 0 0 1 1 0 0 0 1 0 0 1 1 0 0 0 1 1 1 0 0 1 1 0 0 1 1 1 1 0 1 0 0 0 1 1 1 0 0

FSM sử dụng ROM, PAL và PLA A t 0 1/0 0/1 C B

FSM sử dụng ROM, PAL và PLA A t 0 1/0 0/1 C B t 1 t 2 0/0 t 3 0/0 1/1 L H 1/1 E F D 0/0 0/1 J 0/0 1/1 0/0 1/0 0/1 1/0 N 0/1 0/0 G 0/1 1/0 I M 1/1 Giản đồ trạng thái 0/1 K 0/0 1/0 P 0/1

FSM sử dụng ROM, PAL và PLA Thời điểm Chuỗi vào nhận được (LSB

FSM sử dụng ROM, PAL và PLA Thời điểm Chuỗi vào nhận được (LSB được nhận trước) Trạng thái hiện tại t 0 Reset t 1 t 2 t 3 Trạng thái kế Ngõ ra Z X=0 X=1 A B C 1 0 0 1 B C D E F G 1 0 0 1 00 D H L 0 1 01 E I M 1 0 10 F J N 1 0 11 G K P 1 0 000 H A A 0 1 001 I A A 0 1 010 J A - 011 K A - 0 - 100 L A - 0 - 101 M A - 110 N A - 111 P A - 1 - Bảng trạng thái

FSM sử dụng ROM, PAL và PLA Thời điểm Trạng thái hiện tại Trạng

FSM sử dụng ROM, PAL và PLA Thời điểm Trạng thái hiện tại Trạng thái kế Ngõ ra Z X=0 X=1 t 0 A B C 1 0 t 1 B C D E E E 1 0 0 1 t 2 D H H 0 1 E H M 1 0 H A A 0 1 M A - 1 - t 3 Bảng trạng thái rút gọn Với bảng trạng thái ban đầu ta nhận thấy H~I~J~K~L và M~N~P. Sau khi khử I, J, K, L, N và P (còn lại H và M), ta thấy E~F~G và bảng trạng thái rút gọn có 7 trạng thái.

FSM sử dụng ROM, PAL và PLA Thời điểm Trạng thái hiện tại Q

FSM sử dụng ROM, PAL và PLA Thời điểm Trạng thái hiện tại Q 1 Q 2 Q 3 Trạng thái kế Q’ 1 Q’ 2 Q’ 3 Ngõ ra Z X=0 X=1 t 0 A 000 011 1 0 t 1 B 010 C 011 100 100 1 0 0 1 t 2 D 101 111 0 1 E 100 111 110 1 0 H 111 000 0 1 M 110 000 - 1 - t 3 Bảng trạng thái mã hóa cho thiết kế sử dụng JK. FF. Lập bảng hàm kích thích, lập bìa K cho các J, K và rút gọn ta có:

FSM sử dụng ROM, PAL và PLA X’ Q’ 3 Q 2 CK Z

FSM sử dụng ROM, PAL và PLA X’ Q’ 3 Q 2 CK Z X Q 3 X’ Q’ 1 Q’ 2 Q 1 CK Q 2 K 1 1 J 2 Q 2 CK 1 X’ Q 1 Q 2 X Q’ 1 Q 2 J 1 K 2 J 3 CK Q 2 K 3 Q 3

FSM sử dụng ROM, PAL và PLA Thời điểm Bảng trạng thái mã hóa

FSM sử dụng ROM, PAL và PLA Thời điểm Bảng trạng thái mã hóa cho thiết kế sử dụng ROM Trạng thái hiện tại Ngõ ra Z X=0 X=1 t 0 A B C 1 0 t 1 B C D E E E 1 0 0 1 t 2 D H H 0 1 E H M 1 0 H A A 0 1 M A - 1 - t 3 Thời điểm Trạng thái kế Trạng thái hiện tại Q 1 Q 2 Q 3 Trạng thái kế Q’ 1 Q’ 2 Q’ 3 Ngõ ra Z X=0 X=1 t 0 A 000 001 010 1 0 t 1 B 001 C 010 011 100 100 1 0 0 1 t 2 D 011 101 0 1 E 100 101 110 1 0 H 101 000 0 1 M 110 000 - 1 - t 3

FSM sử dụng ROM, PAL và PLA Z D 1 X CK ROM 16

FSM sử dụng ROM, PAL và PLA Z D 1 X CK ROM 16 x 4 bit D 2 CK D 3 CK CK Q 1 Q 2 Q 3

FSM sử dụng ROM, PAL và PLA Nội dung nạp ROM Địa chỉ X

FSM sử dụng ROM, PAL và PLA Nội dung nạp ROM Địa chỉ X Q 1 Q 2 Q 3 Z D 1 D 2 D 3 0 0 1 0 0 0 1 1 0 0 1 1 0 1 0 0 0 0 0 1 1 1 X X 1 0 0 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 1 0 0 0 1 1 1 0 X X 1 1 X X

FSM sử dụng ROM, PAL và PLA Thời điểm Trạng thái hiện tại Q

FSM sử dụng ROM, PAL và PLA Thời điểm Trạng thái hiện tại Q 1 Q 2 Q 3 Trạng thái kế Q’ 1 Q’ 2 Q’ 3 Ngõ ra Z X=0 X=1 t 0 A 000 011 1 0 t 1 B 010 C 011 100 100 1 0 0 1 t 2 D 101 111 0 1 E 100 111 110 1 0 H 111 000 0 1 M 110 000 - 1 - t 3 Bảng trạng thái mã hóa cho thiết kế sử dụng D. FF và PLA

FSM sử dụng ROM, PAL và PLA X Q 1 Q 2 Q 3

FSM sử dụng ROM, PAL và PLA X Q 1 Q 2 Q 3 Z D 1 D 2 D 3 - 1 0 - 0 1 0 0 - - 0 0 1 0 - - 0 1 0 0 0 1 0 - 0 0 0 1 1 0 0 - 0 0 0 1 0 - - 0 1 0 0 0 1 - - 1 1 0 0 0 Bảng PLA tương ứng với các hàm logic

FSM sử dụng ROM, PAL và PLA Z D 1 X CK PLA D

FSM sử dụng ROM, PAL và PLA Z D 1 X CK PLA D 2 CK D 3 CK CK Q 1 Q 2 Q 3