Specijalni procesor ARM Mladen Maras PVPMR 20002001 g

Specijalni procesor: ARM Mladen Maras PVPMR 2000/2001 g. 2/24/2021 1

Što je ARM? n n 32 bitni RISC CPU arhitektura Registri u Iznimke u Instrukcije u ‘Thumb’ arhitektura u Tipovi podataka u n Memorijska arhitektura Memorijski sustav u System control coprocessor u n 2/24/2021 Vektor floating-point architecture 2

Registri n n n 31 opće-namjenskih 32 -bitnih registara 16 uvijek vidljivo Posebni: Link-registar: R 14 – adresa poslije skoka u Program counter: PC, R 15 – pokazivač na instrukciju u Stack-pointer: R 13 u Statusni: CPSR, SPSR u 2/24/2021 3

Iznimke i prekidi n Interne i eksterne u n Reset, nedefinirana instrukcija, SWI, dohvat krive instrukcije, dohvat krivog podatka, IRQ, FIQ Postupak: u Očuvanje prošlog stanja preko registara « Link-registar (R 14) i SPSR Skok na (memorijski) vektor iznimke, obrada u Povratak na stari proces u « SPSR n 2/24/2021 -> CPSR; R 14 -> PC Redosljed obrade je po prioritetu 4

Instrukcijski set n n n n n 2/24/2021 n Uvjetne – EQ, NE Kontrola toka – B, BQ Obrada podataka – AND, ADD Množenje – MUL, SMLAL Statusni registar – MSR, MRS Load/store – LDR, LDRB Load/store blokova – LDM Semafor – SWP, SWPB Generiranje iznimki – BKPT, SWI Koprocesorske – CDP, LDC 5

‘Thumb’ set instrukcija n n n Najčešće 32 -bitne instrukcije ‘komprimirane’ u 16 -bitne Veća gustoća koda Nedostaci Treba više koda za neke stvari u Ne rukuju iznimkama u n 2/24/2021 Koristi se u kombinaciji s standardnim ARM instrukcijama 6

Tipovi podataka n n n 2/24/2021 Byte – 8 bita Halfword – 16 bita (Thumb inst. ) Word – 32 bita (ARM instr. ) Unsigned: 0 – 2 N-1 Signed: -2 N-1 – +2 N-1 -1 VFP: 32 bita = single-precison 7

Memorijski sustav n n n adresni prostor od 232 bajtova 230 32 -bitnih riječi Adresa je dijeljiva s 4, tako da se riječ (word) sastoji od 4 bajta sa adresama A, A+1, A+2, A+3 Kalkulacija se reducira s modulom 232 Memorijski mapirani I/O Mogućnosti: Više vrsta memorije u Cache u Virtualna memorija u 2/24/2021 8

System control coprocessor n n Za kontrolu svih memorijskih resursa Pregled nekih registara R 0 – ID i cache tip u R 2 – memorijske pogreške u R 7 – buffer za kontrolu cache-a u n Jedine definirane instrukcije MCR: pisanje ARM registara na CP 15 u MRC: čitanje CP 15 registara na ARM u 2/24/2021 9

Vector floating point arhitektura n n n 2/24/2021 Rad s single-precision i double precision brojevima s pomičnim zarezom Rad s vektorima od 8 single ili 4 double precision brojevima Većina instrukcija podržava single-instruction, multiple-data (SIMD) paralelnost Osim 32 registra opće namjene i 3 statusna registra: FPSID, FPSCR, FPEXC Instrukcije za : komunikaciju s memorijom, ARM-om, konverziju brojeva, usporedbe, 10 aritmetičke operacije (FSQRTS. . . )

Zaključak n n Manje koda pomoću ‘Thumb’ instrukcija Raznolik memorijski sustav VFP arhitektura Procesor optimiziran za primjenu u malim, ručnim uređajima: Prijenosnim računalima u Mobitelima u MP 3 playerima u Ink-jet printerima u Digitalnim kamerama u 2/24/2021 11

Literatura n n 2/24/2021 Arm developer suite v 1. 0. 1: ARM architecture reference manual, 1999. Internet, http: //www. arm. com. 12