9 Family Pavel Mezera ARM processors family n

9 Family Pavel Mezera

ARM processors family n n n jsou založené 32 b RISC architektuře s ortogonálními instrukcemi dnes představují 75% trhu procesorů pro vestavěné aplikace široká podpora mezi vývojovými nástroji u verzí s MMU možnost Linuxu, Win. CE, Vx. Works a dalších OS. obchodní model založený na licencování výroby – řada implementátorů – množství procesorů a So. C vyvinutých a ušitých na míru specializovaným třídám aplikací – není potřeba chodit s dělem na vrabce

Filosofie ARM jádra jsou založena na n Redukované sadě instrukcí (RISC) bez využití mikrokódování n Volitelné representaci – Little / Big Endian n Load/Store architektuře (operace pouze nad registry, nikoliv přímo nad pamětí) n sadě všeobecně použitelných registrů (31 celkem, 16 pro normální využití, 15 pro rychlá přerušení) n Jednoduchých adresovacích módech (adresa se musí být určitelná pouze z prováděné instrukce a obsahu registrů) n Využití Pipeline – paralelizace zpracování instrukcí, s plánováním pro zamezení pipeline hazardů n Možnosti redukované šířky instrukce(16 b) – Thumb n Privilegovaných módech procesoru n Podmiňování instrukcí – instrukce obsahuje podmínku

Schéma značení ARM [x] [y] [z] [T] [D] [M] [I] [E] [J] [F] [S] n x – Family n y – memory management / protection n z – cache n T – Thumb mode n D – JTAG support n M – fast multiplier n I – Embedded ICE macro cell n E – Enhanced instruction n J – Jazelle – hardware accelerated Java n F – floating point unit n S – Synthesizable version Př. : ARM 926 EJ-S

ARM 9 32 -bit ARM 926 EJ-S RISC processor : n 103 to 177 MHz n 5 -stage pipeline with interlocking n Harvard architecture n 8 k. B instruction cache and 4 k. B data cache n 32 -bit ARM and 16 -bit Thumb instruction sets. Can be mixed for performance/code density tradeoffs. n MMU to support virtual memory-based OSs, such as Linux, Win. CE/Pocket PC, Vx. Works, others n DSP instruction extensions, improved divide, single cycle MAC n ARM Jazelle, 1200 CM (coffee marks) Java accelerator n Embedded ICE-RT debug unit n JTAG boundary scan, BSDL support

ARM 9 TDMI architecture

5 -stage pipeline with interlocking

Memory management Modified ARM core n n Virtual virtual Physical address Main FCSE – Fast Context Switch Extension – rozšíření pro rychlé přepínání procesů v multi -threadovém OS – modifikuje virtuální adresní prostory jednotlivých procesů, tak aby se nepřekrývaly, což normálně vyvolává při přepínání procesů nutnost výměny TLB MMU – Memory Management Unit – pomocí Translation Lookaside Buffer (TLB) překládá virtuální adresy jednotlivých procesů do fyzického adresného prostoru MMU Cache Memory

Děkuji za pozornost !