Universidad Autnoma de Nuevo Len Facultad de Ingeniera

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Diseño Combinacional Nunca desistas de un sueño. Sólo trata de ver las señales que te lleven a él. Paulo Coelho Octubre 2012 Sistemas Digitales Electrónica Digital I

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Sistemas Combinacionales que no están completamente especificados ? Octubre 2012 Sistemas Digitales Electrónica Digital I

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Un sistema combinacional se puede declarar que no está completamente especificado por dos razones: Can’t Happen No puede suceder. Don’t care No Importa. Octubre 2012 Una o varias combinaciones de entrada que debido a las características del sistema no se puede presentar. Un valor de salida o una combinación de entrada que no importa el valor que se le asigne, el sistema no es afectado. Sistemas Digitales Electrónica Digital I

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Can’t Happen Don’t care No puede suceder. No Importa. En ambos casos se aprovecha que la entrada no se presente o que el valor de la salida no importe, por lo que se le asigna un valor de X a la salida en la tabla de verdad. En donde ese valor de X individualmente se toma como cero o uno según convenga a una mejor minimización Octubre 2012 Sistemas Digitales Electrónica Digital I

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica FX( A, B, C) = m ( 3, 6, 7), d ( 2, 5) m A B C FX 0 0 0 1 0 2 0 1 0 X 3 0 1 1 1 4 1 0 0 0 5 1 0 1 X 6 1 1 0 1 7 1 1 FX(A, B, C, D) = B Octubre 2012 Sistemas Digitales Electrónica Digital I

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica FX( A, B, C) = m ( 3, 6, 7), d ( 2, 5) m A B C FX 0 0 0 1 0 2 0 1 0 X 3 0 1 1 1 4 1 0 0 0 5 1 0 1 X 6 1 1 0 1 7 1 1 FX(A, B, C, D) = B Octubre 2012 Sistemas Digitales Electrónica Digital I

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Control de la puerta de un elevador de 3 pisos Sensores M Motor del elevador S 1 sensor del piso 1 S 2 sensor del piso 2 S 3 Sensor del piso 3 Solo se puede abrir la puerta cuando el motor este parado M=0 y el elevador este en cualquiera de los pisos S 1=1 o S 2=1 o S 3 =1 Octubre 2012 Sistemas Digitales Electrónica Digital I

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Octubre 2012 m M S 1 S 2 S 3 P 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 Sistemas Digitales Electrónica Digital I

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Octubre 2012 m M S 1 S 2 S 3 P 0 0 0 1 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 Sistemas Digitales Electrónica Digital I

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Octubre 2012 m M S 1 S 2 S 3 P 0 0 0 1 1 2 0 0 1 3 0 0 1 1 4 0 1 0 0 5 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 Sistemas Digitales Electrónica Digital I

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Octubre 2012 m M S 1 S 2 S 3 P 0 0 0 1 1 2 0 0 1 3 0 0 1 1 X 4 0 1 0 0 5 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 Sistemas Digitales Electrónica Digital I

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Octubre 2012 m M S 1 S 2 S 3 P 0 0 0 1 1 2 0 0 1 3 0 0 1 1 X 4 0 1 0 0 1 5 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 Sistemas Digitales Electrónica Digital I

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Octubre 2012 m M S 1 S 2 S 3 P 0 0 0 1 1 2 0 0 1 3 0 0 1 1 X 4 0 1 0 0 1 5 0 1 X 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 Sistemas Digitales Electrónica Digital I

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Octubre 2012 m M S 1 S 2 S 3 P 0 0 0 1 1 2 0 0 1 3 0 0 1 1 X 4 0 1 0 0 1 5 0 1 X 6 0 1 1 0 7 0 1 1 1 X X 8 1 0 0 0 9 1 0 0 1 10 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 Sistemas Digitales Electrónica Digital I

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Octubre 2012 m M S 1 S 2 S 3 P 0 0 0 1 1 2 0 0 1 3 0 0 1 1 X 4 0 1 0 0 1 5 0 1 X 6 0 1 1 0 X 7 0 1 1 1 X 8 1 0 0 9 1 0 0 1 10 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 Sistemas Digitales Electrónica Digital I

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Octubre 2012 m M S 1 S 2 S 3 P 0 0 0 1 1 2 0 0 1 3 0 0 1 1 X 4 0 1 0 0 1 5 0 1 X 6 0 1 1 0 X 7 0 1 1 1 X 8 1 0 0 9 1 0 0 10 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 Sistemas Digitales Electrónica Digital I

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Octubre 2012 m M S 1 S 2 S 3 P 0 0 0 1 1 2 0 0 1 3 0 0 1 1 X 4 0 1 0 0 1 5 0 1 X 6 0 1 1 0 X 7 0 1 1 1 X 8 1 0 0 9 1 0 0 10 1 0 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 Sistemas Digitales Electrónica Digital I

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Octubre 2012 m M S 1 S 2 S 3 P 0 0 0 1 1 2 0 0 1 3 0 0 1 1 X 4 0 1 0 0 1 5 0 1 X 6 0 1 1 0 X 7 0 1 1 1 X 8 1 0 0 9 1 0 0 10 1 0 0 11 1 0 1 1 X 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 Sistemas Digitales Electrónica Digital I

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Octubre 2012 m M S 1 S 2 S 3 P 0 0 0 1 1 2 0 0 1 3 0 0 1 1 X 4 0 1 0 0 1 5 0 1 X 6 0 1 1 0 X 7 0 1 1 1 X 8 1 0 0 9 1 0 0 10 1 0 0 11 1 0 1 1 X 12 1 1 0 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 Sistemas Digitales Electrónica Digital I

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Octubre 2012 m M S 1 S 2 S 3 P 0 0 0 1 1 2 0 0 1 3 0 0 1 1 X 4 0 1 0 0 1 5 0 1 X 6 0 1 1 0 X 7 0 1 1 1 X 8 1 0 0 9 1 0 0 10 1 0 0 11 1 0 1 1 X 12 1 1 0 0 0 13 1 1 0 1 X 14 1 1 1 0 X 15 1 1 X Sistemas Digitales Electrónica Digital I

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica M, S 1 P S 2, S 3 Octubre 2012 0 1 0 0 1 X X 0 X X 1 X X 0 Sistemas Digitales Electrónica Digital I

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica M, S 1 P(M, S 1, S 2, S 3) = M’ S 1 P S 2, S 3 Octubre 2012 0 1 0 0 1 X X 0 X X 1 X X 0 Sistemas Digitales Electrónica Digital I

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica M, S 1 P(M, S 1, S 2, S 3) = M’ S 1 + M’ S 3 P S 2, S 3 Octubre 2012 0 1 0 0 1 X X 0 X X 1 X X 0 Sistemas Digitales Electrónica Digital I

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica P(M, S 1, S 2, S 3) = M’ S 1 + M’ S 3 + M’ S 2 M, S 1 P S 2, S 3 Octubre 2012 0 1 0 0 1 X X 0 X X 1 X X 0 Sistemas Digitales Electrónica Digital I

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica P(M, S 1, S 2, S 3) = M’ S 1 + M’ S 3 + M’ S 2 M, S 1 P 0 1 0 0 1 X X 0 X X 1 X X 0 P(M, S 1, S 2, S 3) = M’ (S 1 + S 2 + S 3) S 2, S 3 Octubre 2012 Sistemas Digitales Electrónica Digital I

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica P(M, S 1, S 2, S 3) = M’ S 1 + M’ S 3 + M’ S 2 M, S 1 P 0 1 0 0 1 X X 0 X X 1 X X 0 P(M, S 1, S 2, S 3) = M’ (S 1 + S 2 + S 3) S 2, S 3 Octubre 2012 P(M, S 1, S 2, S 3) = M’ S 1’ S 2 S 3 + M’ S 1 S 2’ S 3 + M’ S 1 S 2 S 3’ Sistemas Digitales Electrónica Digital I

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Archivo en formato ABEL-HDL F PIN 19 istype ‘dc, com’; Para obtener ventaja de las combinaciones que no se presentan (Can’t Happen) o las salidas que no importa el valor (Don’t Care) es necesario incluir el comando DC (Don’t Care) en la línea de las declaraciones de salida UP, CP, DP, M PIN 19. . 16 istype ‘dc, com’; Si alguna combinación de la tabla de verdad no es incluida ésta se tomará como X. En caso de que se listaran es necesario sustituir el valor de salida por. x. Octubre 2012 Sistemas Digitales Electrónica Digital I

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica m M S 1 S 2 S 3 P 0 0 0 1 1 2 0 0 1 3 0 0 1 1 X 4 0 1 0 0 1 5 0 1 X 6 0 1 1 0 X 7 0 1 1 1 X 8 1 0 0 9 1 0 0 10 1 0 0 11 1 0 1 1 X 12 1 1 0 0 0 13 1 1 0 1 X 14 1 1 1 0 X 15 1 1 X Con dc si alguna combinación de la tabla de verdad no es incluida ésta se tomará como X. Octubre 2012 MODULE pelv "Entradas M, S 1, S 2, S 3 pin 1. . 4; "Salida P pin 19 istype 'dc, com'; F=[M, S 1, S 2, S 3]; Sistemas Digitales Electrónica Digital I

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica m M S 1 S 2 S 3 P 0 0 0 1 1 2 0 0 1 3 0 0 1 1 X 4 0 1 0 0 1 5 0 1 X 6 0 1 1 0 X 7 0 1 1 1 X 8 1 0 0 9 1 0 0 10 1 0 0 11 1 0 1 1 X 12 1 1 0 0 0 13 1 1 0 1 X 14 1 1 1 0 X 15 1 1 X Si alguna combinación de la tabla no esta listada y se incluye el comando dc la salida se tomará como X. Octubre 2012 MODULE pelv "Entradas M, S 1, S 2, S 3 pin 1. . 4; "Salida P pin 19 istype 'dc, com'; F=[M, S 1, S 2, S 3]; truth_table (F->P) 0 ->0; 1 ->1; 2 ->1; 4 ->1; 8 ->0; 9 ->0; 10 ->0; 12 ->0; END Sistemas Digitales Electrónica Digital I

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica m M S 1 S 2 S 3 P 0 0 0 1 1 2 0 0 1 3 0 0 1 1 X 4 0 1 0 0 1 5 0 1 X 6 0 1 1 0 X 7 0 1 1 1 X 8 1 0 0 9 1 0 0 10 1 0 0 11 1 0 1 1 X 12 1 1 0 0 0 13 1 1 0 1 X 14 1 1 1 0 X 15 1 1 X Si alguna combinación de la tabla no esta listada y no se incluye el comando dc la salida se tomará como 0 Octubre 2012 MODULE pelv "Entradas M, S 1, S 2, S 3 pin 1. . 4; "Salida P pin 19 istype 'com'; F=[M, S 1, S 2, S 3]; truth_table (F->P) 0 ->0; 1 ->1; 2 ->1; 4 ->1; 8 ->0; 9 ->0; 10 ->0; 12 ->0; END Sistemas Digitales Electrónica Digital I

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica m M S 1 S 2 S 3 P 0 0 0 1 1 2 0 0 1 3 0 0 1 1 X 4 0 1 0 0 1 5 0 1 X 6 0 1 1 0 X 7 0 1 1 1 X 8 1 0 0 9 1 0 0 10 1 0 0 11 1 0 1 1 X 12 1 1 0 0 0 13 1 1 0 1 X 14 1 1 1 0 X 15 1 1 X Otra forma de sacar ventaja es listar la combinación e incluir el. X. Octubre 2012 MODULE pelv "Entradas M, S 1, S 2, S 3 pin 1. . 4; "Salida P pin 19 istype 'dc, com'; F=[M, S 1, S 2, S 3]; truth_table (F->P) 0 ->0; 1 ->1; 2 ->1; 3 ->. x. ; 4 ->1; 5 ->. x. ; 6 ->. x. ; 7 ->. x. ; 8 ->0; 9 ->0; 10 ->0; 11 ->. x. ; 12 ->0; 13 ->. x. ; 14 ->. x. ; 15 ->. x. ; END Sistemas Digitales Electrónica Digital I

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica P = !(!S 3 & !S 2 & !S 1 # M ); Octubre 2012 Sistemas Digitales Electrónica Digital I

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Detector de monedas Se desea detectar que tipos de monedas se insertan en una máquina expendedora, las monedas que se aceptan son: $ 1 (UP) $ 5 (CP) $10 (DP) Se colocan 3 fotoceldas a distancia conveniente de modo que: Octubre 2012 Sistemas Digitales Electrónica Digital I

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Detector de monedas La moneda de $1 sólo taparía la fotocelda C. Octubre 2012 Sistemas Digitales Electrónica Digital I

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Detector de monedas La moneda de $5 taparía las fotoceldas B y C. Octubre 2012 Sistemas Digitales Electrónica Digital I

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Detector de monedas La moneda de $10 taparía las tres fotoceldas A, B y C. Octubre 2012 Sistemas Digitales Electrónica Digital I

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica El sistema consta de tres entradas A, B y C en donde toman el valor de uno cuando hay moneda presente y de cero cuando no hay moneda. Se requieren de tres salidas (UP, CP y DP) de modo que cuando la moneda es la indicada la salida tomará un valor de uno. Es conveniente incluir una cuarta salida llamada mantenimiento (M) que tome el valor de uno cuando ocurra una combinación de entrada no prevista. Octubre 2012 Sistemas Digitales Electrónica Digital I

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica m Tabla de Verdad Octubre 2012 A B C UP CP DP M 0 0 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0 7 1 1 1 Sistemas Digitales Electrónica Digital I

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica m Tabla de Verdad Octubre 2012 A B C UP CP DP M 0 0 0 0 1 1 0 0 0 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0 7 1 1 1 Sistemas Digitales Electrónica Digital I

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica m Tabla de Verdad Octubre 2012 A B C UP CP DP M 0 0 0 0 1 1 0 0 0 2 0 1 0 X X X 1 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0 7 1 1 1 Sistemas Digitales Electrónica Digital I

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica m Tabla de Verdad Octubre 2012 A B C UP CP DP M 0 0 0 0 1 1 0 0 0 2 0 1 0 X X X 1 3 0 1 1 0 0 4 1 0 0 X X X 1 5 1 0 1 X X X 1 6 1 1 0 X X X 1 7 1 1 1 0 0 1 0 Sistemas Digitales Electrónica Digital I

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Ecuaciones mínimas 0 X X X 1 0 0 X UP(A, B, C) = B’ C Octubre 2012 Sistemas Digitales Electrónica Digital I

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Ecuaciones mínimas 0 X X X 0 1 0 X CP(A, B, C) = A’ B Octubre 2012 Sistemas Digitales Electrónica Digital I

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Ecuaciones mínimas 0 X X X 0 0 1 X DP(A, B, C) = A Octubre 2012 Sistemas Digitales Electrónica Digital I

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Ecuaciones mínimas 0 1 1 1 0 0 0 1 M(A, B, C) = B C’ + A B’ Octubre 2012 Sistemas Digitales Electrónica Digital I

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Diagrama esquemático UP(A, B, C) = B’ C CP(A, B, C) = A’ B DP(A, B, C) = A M(A, B, C) = B C’ + A B’ Octubre 2012 Sistemas Digitales Electrónica Digital I

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica ? Cuales serian los valores de salida si se presentara la combinación 5 Octubre 2012 Sistemas Digitales Electrónica Digital I

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica ? Cuales serian los valores de salida si se presentara la combinación 5 Octubre 2012 Sistemas Digitales Electrónica Digital I

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Respuesta Los valores de salida serian los que se le asignaron a las X en el mapa Octubre 2012 Sistemas Digitales Electrónica Digital I

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Archivo en formato ABEL-HDL Para obtener ventaja de las combinaciones que no se presentan (Can’t Happen) o las salidas que no importa el valor (Don’t Care) es necesario incluir el comando DC (Don’t Care) en la línea de las declaraciones de salida UP, CP, DP, M PIN 19. . 16 istype ‘dc, com’; Si alguna combinación de la tabla de verdad no es incluida ésta se tomará como X. , en caso de que se listaran es necesario sustituir el valor de salida por. x. UP, CP, DP, M PIN 19. . 16 istype ‘dc, com’; Octubre 2012 Sistemas Digitales Electrónica Digital I

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Archivo en formato ABEL-HDL Para obtener ventaja de las combinaciones que no se presentan (Can’t Happen) o las salidas que no importa el valor (Don’t Care) es necesario incluir el comando DC (Don’t Care) en la línea de las declaraciones de salida UP, CP, DP, M PIN 19. . 16 istype ‘dc, com’; Octubre 2012 Sistemas Digitales Electrónica Digital I

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica MODULE monedas "Simplificación de variables x=. x. ; "Entradas A, B, C pin 1, 2, 3; "Salidas UP, CP, DP, M pin 19. . 16 istype 'dc, com'; "SET E=[A, B, C]; truth_table (E->[UP, CP, DP, M]) 0 ->[0, 0, 0, 0]; 2 ->[x, x, x, 1]; 1 ->[1, 0, 0, 0]; 3 ->[0, 1, 0, 0]; 4 ->[x, x, x, 1]; 5 ->[x, x, x, 1]; 6 ->[x, x, x, 1]; 7 ->[0, 0, 1, 0]; Octubre 2012 Archivo en formato ABEL-HDL TEST_VECTORS (E->[UP, CP, DP, M]) 0 ->[x, x, x, x]; 1 ->[x, x, x, x]; 2 ->[x, x, x, x]; 3 ->[x, x, x, x]; 4 ->[x, x, x, x]; 5 ->[x, x, x, x]; 6 ->[x, x, x, x]; 7 ->[x, x, x, x]; END Sistemas Digitales Electrónica Digital I

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica UP(A, B, C) = B’ C CP(A, B, C) = A’ B DP(A, B, C) = A M(A, B, C) = B C’ + A B’ Octubre 2012 Sistemas Digitales Electrónica Digital I

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Simulación Octubre 2012 Sistemas Digitales Electrónica Digital I

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Ejemplo de cinturón de seguridad Se desea diseñar un circuito que avise cuando alguna de las personas de los asientos delanteros NO se ha puesto el cinturón (encendiendo un LED, F), siempre que haya alguien en el asiento y el coche esté en marcha. Para ello se dispone de 5 sensores: Dos en el sistema de enganche de los cinturones, uno para el conductor (CC) y otro para el acompañante (CA). Su salida es un 1 si NO tenemos el cinturón puesto y un 0 en caso contrario. Dos sensores más que nos avisan si hay alguien sentado en el Asiento del Conductor (AC) o en el del Acompañante (AA). Un 1 indica la presencia de alguien en el asiento y un 0 la ausencia. Además hay otra señal de control que nos indica cuando el coche está en marcha (S = 1) y cuando está parado (S = 0). Octubre 2012 Sistemas Digitales Electrónica Digital I

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Octubre 2012 m S CC CA AC AA 0 0 0 1 2 0 0 0 1 0 3 0 0 0 1 1 4 0 0 1 0 0 5 0 0 1 6 0 0 1 1 0 7 0 0 1 1 1 8 0 1 0 0 0 9 0 1 0 0 1 10 0 1 0 11 0 1 1 12 0 1 1 0 0 13 0 1 14 0 1 1 1 0 15 0 1 1 16 1 0 0 17 1 0 0 0 1 18 1 0 0 19 1 0 0 1 1 20 1 0 0 21 1 0 1 22 1 0 1 1 0 23 1 0 1 1 1 24 1 1 0 0 0 25 1 1 0 0 1 26 1 1 0 27 1 1 0 1 1 28 1 1 1 0 0 29 1 1 1 0 1 30 1 1 0 31 1 1 Sistemas Digitales Electrónica Digital I AL

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Octubre 2012 m S CC CA AC AA AL 0, 15 0 X X 0 16 1 0 0 17 1 0 0 0 1 18 1 0 0 19 1 0 0 1 1 20 1 0 0 21 1 0 1 22 1 0 1 1 0 23 1 0 1 1 1 24 1 1 0 0 0 25 1 1 0 0 1 26 1 1 0 27 1 1 0 1 1 28 1 1 1 0 0 29 1 1 1 0 1 30 1 1 0 31 1 1 Sistemas Digitales Electrónica Digital I

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica No Proyectos Vigentes 1 Alarma y Aviones 2 Multiplexor de 8 a 1 línea Fecha limite 3 Sumador de 2 números binarios de 8 Bits C/n (2 sn 74283) 3 Comparador de 2 números binarios de 8 Bits C/n (2 sn 7485) 4 Decodificador de BCD a 7 Segmentos, (0 a 9 ) próximamente y del 10 al 15 mensaje o letrero Electrónica Reforma 2000 SA De Cv Reforma Ote. 1277, Monterrey, Nuevo León, 64000 Centro, Tel: 818 -372 -4261 INTELIGENCIA ROBOTICA DIGITAL Técnicos No. 239 Col. Tecnológico 64700 Monterrey, N. L. Tel. y Fax: (8) 359 -44 -96 Octubre 2012 Sistemas Digitales Electrónica Digital I