Tidsforsinkelse i kjede av logiske porter Logisk effort

  • Slides: 25
Download presentation
Tidsforsinkelse i kjede av logiske porter Logisk effort i kjede: Elektrisk effort i kjede:

Tidsforsinkelse i kjede av logiske porter Logisk effort i kjede: Elektrisk effort i kjede: Forgreinings effort i kjede: Forgreiningseffort: INF 3400 Del 6 Tidsforsinkelse i logiske kjeder

Kjedeeffort: Minimum tidsforsinkelse: Transistorstørrelser: Kjedeforsinkelse vil ha en minimumsverdi når alle portene har lik

Kjedeeffort: Minimum tidsforsinkelse: Transistorstørrelser: Kjedeforsinkelse vil ha en minimumsverdi når alle portene har lik effort forsinkelse f. Dvs. : Som gir: INF 3400 Del 6 Tidsforsinkelse i logiske kjeder

Logisk effort i kjede: Elektrisk effort i kjede: Eksempel: Kjedens effort: Parasittisk tidsforsinkelse: Forgreinings

Logisk effort i kjede: Elektrisk effort i kjede: Eksempel: Kjedens effort: Parasittisk tidsforsinkelse: Forgreinings effort i kjede: Optimal porteffort: Minimum kjedeforsinkelse: INF 3400 Del 6 Tidsforsinkelse i logiske kjeder

Starter ved utgangen og finner transistorstørrelser: Beregner x: INF 3400 Del 6 Tidsforsinkelse i

Starter ved utgangen og finner transistorstørrelser: Beregner x: INF 3400 Del 6 Tidsforsinkelse i logiske kjeder

Eksamensoppgave 2005 Finn logisk effort for portene og kjeden. Anta at utgangen Y skal

Eksamensoppgave 2005 Finn logisk effort for portene og kjeden. Anta at utgangen Y skal drive 4 enhetsinvertere. Finn elektrisk effort for portene og kjeden. Hva blir kjedens effort F? Logisk effort i kjede: Elektrisk effort i kjede: Kjedens effort: INF 3400 Del 6 Tidsforsinkelse i logiske kjeder

Eksamensoppgave 2005 Hva blir optimale port effort for kjeden? Finn kjedens parasittiske tidsforsinkelse og

Eksamensoppgave 2005 Hva blir optimale port effort for kjeden? Finn kjedens parasittiske tidsforsinkelse og minimum kjedeforsinkelse. Anta videre at parasittisk tidsforsinkelse skal utgjøre halvparten av minimum kjedeforsinkelse. Finne en verdi for x slik at parasittisk tidsforsinkelse utgjør halvparten av minimum kjedeforsinkelse. Optimal porteffort: Setter P = D/2: Minimum kjedeforsinkelse: Parasittisk tidsforsinkelse: INF 3400 Del 6 Tidsforsinkelse i logiske kjeder

Eksamensoppgave 2005 Finn transistorstørrelser som gir minimum kjedeforsinkelse når parasittisk kjedeforsinkelse er halvparten av

Eksamensoppgave 2005 Finn transistorstørrelser som gir minimum kjedeforsinkelse når parasittisk kjedeforsinkelse er halvparten av minimum kjedeforsinkelse. Optimal porteffort: Fortsetter med z: Starter ved utgangen og finner transistorstørrelser: Fortsetter med y: Kontrollerer for x: INF 3400 Del 6 Tidsforsinkelse i logiske kjeder

Prøveeksamen 2005 Finn logisk effort for portene og kjeden. Anta at utgangen. Y skal

Prøveeksamen 2005 Finn logisk effort for portene og kjeden. Anta at utgangen. Y skal drive 4 enhetsinvertere. Finn elektrisk effort for kjeden. Hva blir kjedens effort F? Logisk effort i kjede: Elektrisk effort i kjede: Kjedens forgreiningseffort: Kjedens effort: INF 3400 Del 6 Tidsforsinkelse i logiske kjeder

Prøveeksamen 2005 Hva blir optimal port effort for kjeden? Finn kjedens parasittiske tidsforsinkelse og

Prøveeksamen 2005 Hva blir optimal port effort for kjeden? Finn kjedens parasittiske tidsforsinkelse og minimum kjedeforsinkelse. Anta videre at parasittisk tidsforsinkelse skal utgjøre halvparten av minimum kjedeforsinkelse. Finne en verdi for x slik at parasittisk tidsforsinkelse utgjør halvparten av minimum kjedeforsinkelse. Optimal porteffort: Parasittisk tidsforsinkelse: Minimum kjedeforsinkelse: Setter P = D/2: INF 3400 Del 6 Tidsforsinkelse i logiske kjeder

Optimalt antall porter i kjede Kjedens effort: En port: To porter: Optimal porteffort: INF

Optimalt antall porter i kjede Kjedens effort: En port: To porter: Optimal porteffort: INF 3400 Del 6 Tidsforsinkelse i logiske kjeder Tidsforsinkelse:

Tre porter: Fire porter: Optimal porteffort: Tidsforsinkelse: INF 3400 Del 6 Tidsforsinkelse i logiske

Tre porter: Fire porter: Optimal porteffort: Tidsforsinkelse: INF 3400 Del 6 Tidsforsinkelse i logiske kjeder

Bubble pushing INF 3400 Del 6 Tidsforsinkelse i logiske kjeder

Bubble pushing INF 3400 Del 6 Tidsforsinkelse i logiske kjeder

Eksempel: INF 3400 Del 6 Tidsforsinkelse i logiske kjeder

Eksempel: INF 3400 Del 6 Tidsforsinkelse i logiske kjeder

Oppgave 6. 3 Tegn sjematikk for en 12 inngangs OR port implementert med NAND

Oppgave 6. 3 Tegn sjematikk for en 12 inngangs OR port implementert med NAND og NOR porter med maksimalt 3 innganger hver. INF 3400 Del 6 Tidsforsinkelse i logiske kjeder

Komplementær logikk INF 3400 Del 6 Tidsforsinkelse i logiske kjeder

Komplementær logikk INF 3400 Del 6 Tidsforsinkelse i logiske kjeder

Parasittisk tidsforsinkelse: Eksempel: Kjedens effort: Optimal porteffort: Vi antar at: Vi beregner x: Vi

Parasittisk tidsforsinkelse: Eksempel: Kjedens effort: Optimal porteffort: Vi antar at: Vi beregner x: Vi beregner y: Logisk effort: INF 3400 Del 6 Tidsforsinkelse i logiske kjeder

Løsning: Tidsforsinkelse: INF 3400 Del 6 Tidsforsinkelse i logiske kjeder

Løsning: Tidsforsinkelse: INF 3400 Del 6 Tidsforsinkelse i logiske kjeder

Rekkefølge på inngangssignaler INF 3400 Del 6 Tidsforsinkelse i logiske kjeder

Rekkefølge på inngangssignaler INF 3400 Del 6 Tidsforsinkelse i logiske kjeder

Asymmetriske porter INF 3400 Del 6 Tidsforsinkelse i logiske kjeder

Asymmetriske porter INF 3400 Del 6 Tidsforsinkelse i logiske kjeder

Porter med skew INF 3400 Del 6 Tidsforsinkelse i logiske kjeder

Porter med skew INF 3400 Del 6 Tidsforsinkelse i logiske kjeder

P/N forhold INF 3400 Del 6 Tidsforsinkelse i logiske kjeder

P/N forhold INF 3400 Del 6 Tidsforsinkelse i logiske kjeder

INF 3400 Del 6 Tidsforsinkelse i logiske kjeder

INF 3400 Del 6 Tidsforsinkelse i logiske kjeder

INF 3400 Del 6 Tidsforsinkelse i logiske kjeder

INF 3400 Del 6 Tidsforsinkelse i logiske kjeder

Minumum tidsforsinkelse INF 3400 Del 6 Tidsforsinkelse i logiske kjeder

Minumum tidsforsinkelse INF 3400 Del 6 Tidsforsinkelse i logiske kjeder

Tegn sjematikk for HI-skew og LO-skew 3 inngangs NAND og NOR porter. Hva er

Tegn sjematikk for HI-skew og LO-skew 3 inngangs NAND og NOR porter. Hva er logisk effort for portene for kritisk transisjon? Oppgave 6. 10 INF 3400 Del 6 Tidsforsinkelse i logiske kjeder