TAL une bibliothque de cellules pour le design
TAL : une bibliothèque de cellules pour le design de circuits asynchrones QDI P. Maurine, J. B. Rigaud, F. Bouesse, G. Sicard, M. Renaudin 1
Plan Contexte Flot TAST (TIMA Asynchronous Synthesis Tool) cible : Protocole 4 phase dual rail Cellules QDI Implantation physique de cellules QDI Spécificités des Cellules QDI Politique de dimensionnement Gate sizing & Transistor sizing TAL 130 nm 2
Contexte 3
Flot de conception ‘TAST’ TAST Compiler Code CHP Compiler Petri Net DTL checker Petri Net Synthetisable TAST Synthetiser VHDL structurel « QDI » VHDL structurel « µPipeline » TECH Mapper Netlist Porte Assignation technologique est effectuée avec les outils du flot ‘synchrone’ Bibliothèque de cellules Layout 4
Circuits CMOS QDI 4 phase dual rail La requête est encodée dans les données 0 01 Valide 10 1 Codage 3 états Invalide 00 Échange 1 Data Valide Invalide Échange 2 Valide Invalide Ack 5
Motivation & objectif Portes Muller 2 Muller 3 Muller 4 COR 222 bibliothèques fondeurs 14 28 42 50 transistors bibliothèque spécifique Reduction 8 transistors 10 transistors 12 transistors 24 transistors 40% 64% 71% 52% Réduire la surface en maintenant les performances ou si possible en les améliorant 6
Cellules QDI 7
Spécificités des cellules CMOS ‘QDI’ Propriété QDI A Y a 1 a 0 y 1 y 0 Simple Rail z 1 Z Simple Rail Étage 1 z 0 Étage i Étage n i+1 Portes CMOS composites + un élément de maintien du niveau de sortie 8
Exemples de cellules CMOS ‘QDI’ AND OR a 1 b 1 C C a 0 b 1 C z 0 a 1 b 0 C COR 222 a 0 b 0 C a 1 b 1 C a 0 b 0 z 1 + a 0 Inverseur + z 1 z 0 a 0 A A a 1 9
Exemple : COR 222 CMOS ‘QDI’ AO 222 24 transistors + Étage de logique AO 222 50 transistors Étage de logique Étage de de maintien logique d c c d b a a b Z f e e 10
Politique de dimensionnement 11
Politique de dimensionnement A a 1 a 0 Y y 1 y 0 Minimiser les capacités d’entrées Simple Rail z 1 Simple Rail z 0 Utilisation la plus fréquente possible de porte à petit drive 12
Règles de dimensionnement : équilibrer les possibilités en courant des plans N et P : dessiner au moins 4 drives différents : dessiner l'étage de sortie des portes QDI de sortance Xi de sorte qu’il offre les mêmes possibilités en courant que l'inverseur de drive (Xi). : dimensionner les portes de sorte que l'accommodation de la charge se fasse en deux étages : Éviter les décompositions logiques pour lesquelles le nœud de sortie est contrôlé par un latch 13
Critères de dimensionnement d c c d b a a b Z f e e Critère analytique de sûreté de fonctionnement Critères analytiques d’opt. en vitesse 14
TAL_130 nm 15
Caractéristiques 30 fonctionnalités (130 dessins) surface divisée par 2 (moy) / implantations à base de --AO 222 Performances en vitesse équivalentes ( 15%) Réduction de la consommation (+5% à +40% sauf Muller 2) 16
Exemples 17
Conclusion et perspectives -politique de dim de bibliothèque Asynchrone -réduction importante de la surface des cellules -cellules à perf équivalentes (voir supérieures) - comparaison équitable d’ ASIC synchrones et Asynchrones développement de bib. spécifiques 18
- Slides: 18