SVT upgrade AM 32 kpat 128 kpat SVT

SVT upgrade AM 32 kpat 128 kpat • SVT upgrade: Road Warrior a) E’ parte dei DAQ upgrades per aumentare “Trigger bandwidths” b) Tracce SVX only per migliorare il trigger di leptone inclusivo • DAQ upgrades a CDF: 6 M$ • Chi saremo – Schedule Paola Giannetti – Gruppo I Lecce - 24 settembre 2003

SVT: Silicon Vertex Trigger XFT + SVX 4/4 6/2003) (fino a XFT + SVX 4/5, more efficient Instead of XFT: – XFT tracks SVX hits 1<h<1. 5 e 1<h<2. 5 New Functionalities: + SVX 4/5, 1< h< 1. 5 e + SVX 4/5, 1< h< 2. 5

I limiti ai rate dei tre livelli di trigger XFT (2227 k$) L 2 (429 k$) SRC (Done) SVT (? K$) 350 Hz (L 3 -EVB) 15 k. Hz (L 2 proc. Time) TDC (2132 k$) EVB (680 k$) L 3 (631 k$) upgrade L 1 Accept rate (Hz) L 2 Accept rate (Hz) upgrade Time (sec) Dead Time CSL (? k$) Offline (1 M$) upgrade 70 -80 Hz (L 3 -CSL) L 3 Accept rate 5% Time (sec)

Dead. Time Accurate deadtime model (Mod. Sim) to M. Schmidt 1. Two SRCs in parallel understand DAQ upgrades 2. L 2 processor upgrade 3. 4. 5. 4/4 8 7 bit SVX digit. -3 s in SVT proc. time cut SVT tails above 27 sec 20 k. Hz 5% 4/4 – 4/5 35 k. Hz 25 k. Hz 1. 2. 3. L 1 A rate (k. Hz) BUT the recent use of 4/5 in SVT changes the conditions! match piu’ debole Ghost roads 5 layers: Pattern + larghi 4/4 – 4/5 27 sec Time ( s)

WHY 4/5? Signal Yields with 4/5 D 0 1430 4/5 J/psi D 0 970 4/4 Marco Rescigno CSL review 6/23/03

Signal Yields in 4/5 Several studies: • D 0 peaks in RUN 164303 (4/4) and 164304 (4/5) (Rolf) • EXPRESS_JPSI stream for 4/5 runs with svtsim emulation of 4/4 to get directly the yield increase of J/psi with both legs an SVT track • BGEN MC with realistic simulation of Bs Dsp (fp) p • Increase in signal yield match almost exactly the increase in L 3 yield: S/B unchanged GAIN 50 -60 % source 4/4 D 0 yield 11. 2 (nb) 17. 5 (nb) 1. 55 ± 0. 06 663 974 1. 5 J/psi yield Bs MC (Pt_b>5. 5; | _b|<1. 3) 4/5 R 1. 59 ± 0. 05 Bs MC after offline reconstructi on (Ivan F. ) Marco Rescigno CSL review 6/23/03 1. 58

Tempi di processamento: come agisce l’upgrade ? raw data from SVX front end NUOVA AM piu’ grande Hit Finders Sequencer Associative Memory COT tracks from. XTRP roads x 12 phi sectors Road Warrior 12 fibers hits Track Fitter Merger hits to Level 2 Hit Buffer Ricetta per velocizzare il tempo di esecuzione di SVT: 1. pattern piu’ sottili (AM grande) meno fits. 2. Road Warrior per rimuovere i ghosts

4/5 – 128 kp – RW – All Annovi/Belforte Gli upgrade riportano la distribuzione dei tempi del 4/5 su quella del 4/4 ! 4/5 – upgraded 4/5 – 4/4 Detector Ghosts XFT svx

SVT ha recentemente attivato il 4/5. Complessita’ e tempo di esecuzione sono aumentati. L 1_TWO_TRK_PT 2 L 1_TWO_TRK 2_&_TWO _CJET 5 Z bb B physics SVTconfiguration 4/5 # of fits 32 kpatt 4/4 3. 9 9. 4 32 kpat 4/5 (now) 39. 1 94 32 kpat 4/5 + RW 17. 6 42 128 kpat 4/5 + RW 9. 3 23 Detector ghost 4. 3 14. 5 ROAD WARRIOR e AM ++ riportano il tempo di esecuzione a quello del 4/4 !

Accurate deadtime model (Mod. Sim) M. Schmidt 4/5+SVTupgrade 4/4 4/5 now 4/5+SVTupgrade+L 2 upgrade Ini_lum=44*1030 3 4/4 16 Ini_lum=32*1030 Ini_lum= 17. 5 *1030 Ini_lum=22*1030 17 k. Hz

Trigger di muoni in avanti (Annovi - Catastini – Cerri) 1< <1. 25 (FRONT) L 1 ora: BMU*BSU(F)*XFT 11 BMU 1< <1. 25 BSU(F) rate 8 -16 Hz @ 4 E 31 L 2: Rate. Limited @ 0. 7 Hz 1. 25< <1. 5 BSU(R) 1. 25< <1. 5 (REAR) L 1 ora: BMU*BSU(R)*TSU Rate 200 -400 Hz @ 4 E 31 TSU L 2: Rate. Limited @ 1. 3 Hz Usiamo SVT*BMU*BSU per un unico trigger, senza bias in ! Goal reiezione ~ 20 -50. • leptoni pronti di alto Pt solo 30 kpatterns 95% efficiente per Pt>8 Ge. V e d 0<500 m (ottima efficienza fino a 4 Ge. V). Implementiamo il 4/5. SVX

STUDIO del NUOVO TRIGGER • Qualita’ delle tracce SVX only: studio su dati e MC • Efficienza selezione L 2: studio tagli su dati Z 0 • Regezione del fondo: studio su dati selezionati da L 1 ora Selection # eventi Z 0 # eventi L 1_BMU_REAR L 1_MU 250 4678 match Df<2. 5º Pt>4 & 2<10 132 362 + match 126 213 Efficiency L 2 sel. 0. 50 Rejection L 2 sel. 22

J/Psi: MC vs SVT: 2<10; |MCf 0 – SVTf 0|< 0. 015 s(f)=0. 007 s. Pt/Pt 2=0. 08 MCCRV-SVTCRV MCf-SVTf MCPt-SVTPt QUALITA’ delle tracce SVX only? Limit: s(f) = 0. 002, s. Pt/Pt 2 = 0. 07 L 1_MU data: offline vs SVT 2<10; |offlf 0 – SVTf 0|<0. 015 s(f)=0. 008 f(SVT)- f(offl) s. Pt/Pt 2=0. 095 c(SVT)- c(offl) f match Pt match f effic. Pt effic, 60% 60%

Scegliamo il trigger di livello 2: quali tagli? f. BMU–f 0 offl Z 0 eff ~ 50% Z 0 -> data : Pt>4 & 2<10 f. BMU– 0 offlfvs 0 offl f. BMU (best) f. BMU– 0 SVTfvs 0 SVT f. BMU (best) 5 o Pt>4 & 2<10+|f. BMU–f 0 SVT|< 5 O ff 0 BMU– offl vs f 0 foffl BMU(best) CUT f. BMU–f 0 SVT ff 0 BMU– SVT fvs 0 f SVT BMU(best) f matching cut L 1 MU data Per stimare la reiezione Reiezione fondo ~ 22

Conclusioni • L’upgrade di SVT permettera’ un raddoppio della banda passante di L 1 ed e’ parte fondamentale del DAQ upgrade. • L’uso di tracce SVX only permette un trigger inclusivo di muoni in avanti e di abbassare le soglie di trigger per gli elettroni nel plug.

Pisa: Annovi Bardi Dell’Orso Giannetti Spinella dottorando ingegnere - art. 23 prof. Associato dirigente di ricerca assegnista INFN Damiani Sartori Tripiccione Cotta Chiozzi assegnista prof. Ordinario tecnologo tecnico Ferrara: (100%) (50%) (10%) (20%) “A Standard Cell based Content-Addressable Memory System for Pattern Recognition” A. Cisternino et al. , CERN/LHCC/98 -36

TEMPI DI REALIZZAZIONE • Nuova AM-board: inizio estate 2004 (Pisa) durante estate 2004: test con FPGA (Pisa) • Progetto prototipo AM-chip: luglio 2004 (Ferrara-Pisa) consegna chip ~2 mesi – disponibile ad ottobre. • Nuova LAMB: montare nuovo AM-chip a ottobre 2004 (Pisa) • test del chip + scheda: ottobre – dicembre 2004 (Pisa-Ferrara) • produzione: inizio 2005 (Pisa-Ferrara) • installazione: estate 2005 (Pisa-Ferrara) • Altri DAQ/Trigger upgrade: previsti nel 2006 RUN Multiprojects di Europractice: nel 2003 tutti i mesi eccetto luglio e Dicembre http: //www. europractice. imec. be/europractice/ Road Warrior: fattibilita’ in Pulsar S. Belforte (~60 k$ Fermilab) messa in opera entro fine 2003 F. Spinella

SVT Backup slides b c a p ku d i l s s e

Il tempo morto (< 5%) genera limiti alla banda passante dei 3 livelli • ………………. • L 1 accept rate of 30 k. Hz appears to be achievable – Two SRCs, 7 -bit digitization – SVT improvements – L 2 upgrade • L 2 peak rate limited by Event-builder J. Lewis CDF CSL Review 23 June 2003 – Current limit ~350 Hz – EVB group: 450 is possible- TDC improvements coming • Will keep up at high luminosity • Level 3 Limitations – Input: CPU power …. . – Output: Logging Rate……

Level 1 @Lum=40 x 1030 cm-2 sec-1 • Two Major Components – Calorimeter Triggers: Jets, electrons, photons, etc. In SVT: L 1_JET 10_&_SET 90 (Higgs multijet) ~4 -5 k. Hz L 1_TWO_TRK 2_&_TWO_CJET 5 (Z bb) L 1_MET 15_&_TWO_TRK 2 (Higgs Z nn) L 1_TWO_TRK 10_DPHI 20 (Di TAU exotic) L 1_EM 8 (Gamma + bjet) L 1_CEM 4_PT 4 (B electron) L 1_CMUP 6_PT 4 (B muon) – Hadronic B Decays: Two XFT tracks ~2 k. Hz ~11 -12 k. Hz • Using three classes of B triggers – Scenario A • p. T>2, p. T, 1+p. T, 2>5. 5, opp. charge, Df<135°; DPS for safety only – Scenario C • p. T>2. 5, p. T, 1+p. T, 2>6. 5, opp. charge, Df<135°; NO DPS – Low PT • p. T>2, Df<90°; Heavy DPS, saturate bandwidth • Not considered for long-term J. Lewis CDF CSL Review 23 June 2003

XFT (2227 k$) L 2 (429 k$) Level 2 Predictions SRC (Done) SVT (? K$) upgrade With baseline cuts, saturate bandwidth at ~7 e 31 if 30 k. Hz allowed @L 1 J. Lewis CDF CSL Review 23 June 2003 TDC (2132 k$) EVB (680 k$) L 3 (631 k$) upgrade CSL Bandwidth: Aggressive Trigger Model To stay below 21 Mb/s Some physics losses CSL (? k$) Offline (1 M$) upgrade

Year chip boards 2003? 120 k. E 10 k. E (test b. ) 5 k. E 135 k. E 2004 - 10 k. E (protot. ) 30 k. E 40 k. E 2005 53 k. E 40 k. E (produc. ) Ferrara devel. Total 60 k. E 153 k Pisa Road Warrior e’ pagato da USA: sottratti i 35 k. E corrispondenti nel 2005 (grazie Stefano!)

Level 2 Operation • Approximate Timing Diagram Ready to load next event

3 D info from SVT 6 s el r ar lb ca ri t ec el Due categorie di tracce SVT: 1. (Dz=0) Tracce che entrano escono dallo stesso barrel 2. Tracce che attraversano i barrel. Conosciamo il sengo di . 3. Una traccia SVT corrisponde ad una 4. traccia offline se Dz=0 oppure se Dz 5. ha lo stesso segno di . Z

BS U DT 1< Thr. DT 2< Thr. L 1 Trigger: (DT 1< Thr. OR DT 2< Thr. ) AND BSU Camere dei MU (BMU) + scintillatori esterni (BSU)

Come migliorare il fattore di reiezione per il trigger di Migliorabile con semplici accorgimenti aggiuntivi: 1. Uso dell’informazione di hadron timing 2. Riduzione della finestra temporale per gli scintillari BSU e TSU 3. Usare il beam constraint per il track fitter • Migliora la risoluzione in Pt • Riduce il numero delle tracce false

Z 0 TRIGGER STUDY

0. 9 0. 8 0. 7 5 Ge. V Higgs bb (mass = 110 Ge. V) Z 0 ha efficienze minori (mass = 90 Ge. V)

RUN IB Minimum Bias events

Why 4/5 is more complex? 5/5 4/5 This road share all hits with the 5/5. It’s a ghost. 4/5 These 3 roads share all hits. Two are ghosts. Ghosts are 60 -70% of 4/5 roads. Removing them speeds up 4/5 processing time. NOW pattern recognition with 5 SVX layers uses larger patterns w. r. t. 4 SVX layers More fake roads and more hits inside roads Solution: More AM thinner patterns reduce fakes 4/5

Sorgenti di inefficienza per da Z 0 Silicon & clustering wedge crossing AM coverage Ineff % 15 2 cut 10 5 5 Pt cut , f match 7 6

Tracking in 2 steps: find Roads, then find Tracks inside Roads Super Pattern Super Bin Full Resolution Hits use most significant bits only Road

TRACKING WITH PATTERN MATCHING The Event The Pattern Bank The Associative Memory (AM) • Dedicated device-maximum parallelism: • each pattern has its private hardware to compare with the event. • Roads search during detector readout Bingo scorecard . . .

SVX only 2 distribution