SPECTRE ULTRASIM SPECTREVERILOG ICLAB 1105 EDA EDAElectronic Design

单击此处编辑母版标题样式 SPECTRE ULTRASIM SPECTRE-VERILOG 浙江大学ICLAB实验室 1/105

三大EDA软件公司单击此处编辑母版标题样式 EDA（Electronic Design Automation） • Cadence • Synopsys（收购Avanti，Magma） • Mentor Graphics 背景 Spectre Ultrasim 3/105 Spectre. Verilog 演示

单击此处编辑母版标题样高精度电路仿真器式 • Spectre/Spectre. RF(cadence) • Hspice/Hspice. RF(avanti) • Ads(Agilent主要针对RF) • Eldo(Mentor Graphics) • Saber(Synopsys) 背景 Spectre Ultrasim 4/105 Spectre. Verilog 演示

Cadence软件简介单击此处编辑母版标题样式 Cadence 提供了一个大型的EDA软件包，它包括： • ASIC设计全定制IC设计具Virtuoso、Schematic Composer 电路仿真具Analog Design Environment • PCB设计 • FPGA设计背景 Spectre Ultrasim 6/105 Spectre. Verilog 演示

Cadence软件启动单击此处编辑母版标题样式 • 创建启动软件的目录：mkdir filename（任意名） • 进入该目录：cd filename • 寻找cadence环境变量 source /opt/demo/cdsmmsim 7_cal 11. env • 启动软件：icfb& 背景 Spectre Ultrasim 8/105 Spectre-Verilog 演示

• File菜单单击此处编辑母版标题样式在File菜单下，主要的子菜单项有New、Open、Exit等 • New菜单项的子菜单下有 Library、Cell view两项。 Library项打开New Library窗口，Cell View项打开Create New File窗口。 • Open菜单项打开相应的Open File窗口。 • Exit项退出Cadence软件包背景 Spectre Ultrasim 10/105 Spectre-Verilog 演示

Tools菜单单击此处编辑母版标题样式在Tools菜单下，比较常用的菜单项有： • Library Manager • Library Path Editor • Technology File Manager Library Manager项打开的库管理器。在窗口的各部分中，分别显示的是library，Cell，View相应的内容。背景 Spectre Ultrasim 12/105 Spectre-Verilog 演示

单击此处编辑母版标题样编辑单元文件式选择主窗口 File->Open file，打开相应的Schematic View，即进入了 Composer-Schematic Editing 窗口，如右图所示。背景 Spectre Ultrasim 15/105 Spectre-Verilog 演示

单击此处编辑母版标题样具栏介绍式背景 Spectre Ultrasim 16/105 Spectre-Verilog 演示

常用analoglib库的元器件单击此处编辑母版标题样式器件 Cell 名称 pnp管 pnp 电阻 res 地 gnd 电容 cap 直流电压源 vdc 电感 ind 直流电流源 idc NMOS nmos 4 方波发生源 vpulse PMOS pmos 4 可编程方波发生源 vpwl npn管 npn 正弦波发生源 vsin 背景 Spectre Ultrasim 18/105 Spectre-Verilog 演示

元器件symbol视图单击此处编辑母版标题样式背景 Spectre Ultrasim 19/105 Spectre-Verilog 演示

仿真环境的设置（重点）单击此处编辑母版标题样式 Composer-schematic界面中的Tools->Analog Environment 项可以打开Analog Design Environment窗口，如下图所示。背景 Spectre Ultrasim 22/105 Spectre-Verilog 演示

Analog Design 单击此处编辑母版标题样 Simulation菜单介绍式背景 Spectre Ultrasim 23/105 Spectre-Verilog 演示

单击此处编辑母版标题样具栏介绍式背景 Spectre Ultrasim 24/105 Spectre-Verilog 演示

Results菜单单击此处编辑母版标题样式背景 Spectre Ultrasim 36/105 Spectre-Verilog 演示

建立symbol图（续）单击此处编辑母版标题样式背景 Spectre Ultrasim 46/105 Spectre-Verilog 演示

• 单击此处编辑母版标题样设置仿真器式运行Analog Environment • 设置Model Libraries 背景 Spectre Ultrasim 49/105 Spectre-Verilog 演示

单击此处编辑母版标题样仿真结果式背景 Spectre Ultrasim 52/105 Spectre-Verilog 演示

单击此处编辑母版标题样频谱分析式背景 Spectre Ultrasim 54/105 Spectre-Verilog 演示

单击此处编辑母版标题样软件启动式 • 输入source /opt/demo/cdsmmsim 7_cal 11. env • 输入icfb & 背景 Spectre Ultrasim 60/105 Spectre-Verilog 演示

单击此处编辑母版标题样频谱结果式背景 Spectre Ultrasim 74/105 Spectre-Verilog 演示

单击此处编辑母版标题样软件启动式 • source /opt/demo/cdsmmsim 7_cal 11. env • source /opt/demo/ldv 4. env • icfb& 背景 Spectre Ultrasim 76/105 Spectre-Verilog 演示

创建模拟电路symbol 单击此处编辑母版标题样式背景 Spectre Ultrasim 78/105 Spectre-Verilog 演示

创建模拟电路symbol（续 1）单击此处编辑母版标题样式背景 Spectre Ultrasim 79/105 Spectre-Verilog 演示

创建模拟电路symbol（续 2）单击此处编辑母版标题样式背景 Spectre Ultrasim 80/105 Spectre-Verilog 演示

创建模拟电路symbol（续 3）单击此处编辑母版标题样式背景 Spectre Ultrasim 81/105 Spectre-Verilog 演示

打开mix-signal选项单击此处编辑母版标题样式背景 Spectre Ultrasim 90/105 Spectre-Verilog 演示

设置Partition选项单击此处编辑母版标题样式背景 Spectre Ultrasim 91/105 Spectre-Verilog 演示

单击此处编辑母版标题样式 Thanks for your time ! EMAIL: hany@zju. edu. cn TEL: 0571 -87953116 101/105

参考答案（续 1）单击此处编辑母版标题样式数字分频器verilog代码： • module div 2 (d_in, en, d_out); input d_in, en; output d_out; reg d_out; always@(posedge d_in) if(!en) d_out<=0; else d_out<=~d_out; endmodule 103/105