Sistemi Elettronici Programmabili LEZIONE N 5 Convertitori D

Sistemi Elettronici Programmabili LEZIONE N° 5 • • Convertitori D to A Convertitore PAM a partitore Convertitore PAM R-2 R • Convertitori A to D Convertitore a conteggi Convertitore a inseguimento Convertitore ad approssimazioni successive (SAR) Convertitore FLASH Convertitori a doppia rampa SEP 1

Convertitore D to A • Notazione posizionale ( N = 4) • Può rappresentare una tensione • Si può realizzare utilizzando un sommatore analogico realizzato con amplificatore operazionale SEP 2

Sommatore R 0 R 1 V 1 R 2 - V 2 Vu + • Metodo del CCV SEP 3

Convertitore - VR 0 a 3 1 k a 2 2 k a 1 4 k - 8 k + 1 K Vu a 0 SEP 4

Osservazioni • Per N = 11 la resistenza più grossa vale 1024 volte la più piccola • Affinché non si “mascheri” con la resistenza più grande quella più piccola ci vuole una elevata precisione (per N = 11 Rmax = 1024 Rmin ± 0. 05 % !!!) • Nei circuiti integrati si riesce a fare due resistenze uguali con elevata precisione • Il valore assoluto non è affidabile • Le resistenze di valore elevato si realizzano male SEP 5

Buffer - Vin out + • In base al CCV • Resistenza d’ingresso alta • Resistenza d’uscita bassa SEP 6

Convertitore D/A a reticolo R ÷ 2 R • VX 0 A VX 1 R B VX 2 R C VX 3 R - D VU + 2 R 2 R 2 R a 0 2 R a 1 2 R a 2 2 R a 3 0 VR SEP 7

Resistenza vista • VX 0 A VX 1 R B VX 2 R C VX 3 R D Vu 2 R 2 R 2 R Rv=R SEP 2 R 8

VU (1) • VR VX 0 A 2 R 2 R VX 1 R 2 R B VX 2 R C 2 R R D 2 R Vu=VR/3 2 R 2 R SEP 2 R 9

VU (2) • VR VX 0 A 2 R 2 R VX 1 R 2 R B VX 3 2 R R R C 2 R SEP D Vu 2 R 10

VU (3) • VR VX 0 A 2 R 2 R 2 R VX 2 R R B 2 R C VX 3 R 2 R SEP D Vu 2 R 11

VU (4) • VR VX 1 2 R 2 R R A 2 R B VX 2 R 2 R C VX 3 R 2 R SEP D Vu 2 R 12

Osservazioni • Da ogni nodo (A, B, C, D) guardando a destra e a sinistra si vede 2 R (esempio: da A vs Sx 2 R, vs Dx 2 R||2 R+R = 2 R) • La Vxn con solo il bit n attivo vale • VU(1000) = VR/3, VU(0100) = VR/6, VU(0010) = VR/12, VU(0001) = VR/24 • La rete è lineare, quindi si può usare il principio di sovrapposizione degli effetti SEP 13

Note • Per avere VUmax = 15 V deve essere VR = 24 V • Se VR si considera un ingresso si ottiene un attenuatore programmabile • Si può vedere anche come un MOLTIPLICATORE fra segnale analogico e numero digitale SEP 14

Convertitore A to D a conteggio Elementi necessari 1. 2. 3. 4. 5. Segnale di Clock Convertitore D/A Contatore UP Comparatore Porta AND SEP 15

Schema • SOC = Star Of Convertion • EOC = End Of Convertion SOC CK Q 3 CK Vin + Count Q 2 Q 1 Clr Q 0 Q 3 Q 2 Q 1 Q 0 EOC V* D/A SEP VR 16

Forme d’onda • SOC EOC V* Vin SEP 17

Forme d’onda 2 – SOC EOC V* CK Q 3 CK Count Q 2 Q 1 Clr Q 0 Q 3 + Vin EOC Q 2 Vin Q 1 - Q 0 V* VR D/A SEP 18

Osservazioni • Necessita di ingresso stabile durante tutto il tempo di conversione – deve essere presente un S- H • Tempo massimo di conversione (legato al valore massimo) 2 N cicli di clock SEP 19

Convertitore A to D a inseguimento Elementi necessari 1. 2. 3. 4. Segnale di Clock Convertitore D/A Contatore UP/DOWN Comparatore SEP 20

Schema • Vin + - U/D Q 3 Count Q 2 Q 1 CK Q 0 CK Q 3 Q 2 Q 1 Q 0 V* D/A SEP VR 21

Forme d’onda • U/D V* Vin SEP 22

Osservazione • • Non è strettamente necessario il S – H Tempo massimo di conversione (legato al valore massimo) 2 N cicli di clock • Da una conversione alla successiva, occorre un tempo minore rispetto al caso precedente • Se il segnale, fra un ciclo di clock e il successivo, varia meno di un “gradino”, il segnale U/D è la conversione S – D a un bit SEP 23

Convertitore A to D ad approssimazioni successive • Stategia – Si parte attribuendo a Vx il valore VM/2 – se Vi > VM/2 si passa a VM/2 +VM/4 – se Vi < VM/2 si passa a VM/4 • Si procede così per n passi SEP 24

Strategia per N = 4 • Si parte 1000 > > > 1111 1110 < 1100 < = 1101 1010 1001 0110 < 0101 0100 0011 0010 0001 SEP < 1111 1110 1101 1100 1011 1010 1001 1000 0111 0110 0101 0100 0011 0010 0001 0000 25

Schema CK Vin + - Q 3 Count + Logica Q 2 Q 1 SOC Q 0 EOC Q 3 Q 2 Q 1 Q 0 V* D/A VR • Tempo di conversione per N bit => N cicli di clock SEP 26

Convertitore FLASH • Vin VR + 7/8 VR - COD + 6/8 VR + 5/8 VR + 4/8 VR + 3/8 VR + 2/8 VR + 1/8 VR - P R I O R I T A’ SEP X 2 X 1 X 0 27

Tabella di Conversione del Codificatore di priorità • Tabella di verità W 7 W 6 W 5 W 3 W 2 W 1 X 2 X 1 X 0 0 0 0 0 1 0 0 0 1 1 1 0 0 0 1 1 1 0 1 1 1 1 1 SEP 28

Convertitore A/D a doppia rampa • Schema off on VX S 2 C R a b S 1 Ipotesi VX > 0 VR < 0 VK + + VR Q 7 Q 0 Ck Ck SEP 29

Forme d’onda v. K S 1 = A S 2 = on t 1 S 1 = A S 2 = off TA t 2 S 1 = B S 2 = off t 3’ S 1 = A S 2 = on TB Per t = t 2 Qn commuta per la prima volta da 1 a 0 SEP 30

Osservazioni • • Sistema di conversione lento Utilizzato negli strumenti di misura Elevata precisione La tensione incognita viene integrata nell’intervallo TA Eventuali disturbi a valor medio nullo non hanno effetto Fornisce il valor medio di Vx nell’intervallo TA TA è dell’ordine di 0. 5 s SEP 31

Conclusioni sui convertitori A/D (1/2) FLASH SAR veloicità INSEGUIMENTO precisione CONTEGGIO DOPPIA RAMPA SEP 32

Conclusioni sui convertitori A/D (2/2) SEP 33

Conclusioni • • Convertitori D to A Convertitore PAM a partitore Convertitore PAM R-2 R • Convertitori A to D Convertitore a conteggi Convertitore a inseguimento Convertitore ad approssimazioni successive (SAR) Convertitore FLASH Convertitori a doppia rampa SEP 34