RISC CISC RISC Reduced Instruction Set Computer cskkentett
- Slides: 48
RISC – CISC RISC: Reduced Instruction Set Computer csökkentett utasításkészletű számítógép CISC: Complex Instruction Set Computer összetett utasításkészletű számítógép A 70 -es években nagyon sok bonyolult utasítást építettek a gépekbe, mert a ROM-oknak a RAMokhoz viszonyított nagy sebessége a mikroprogram gyors lefutását – a bonyolult utasítás viszonylag gyors végrehajtását eredményezte → CISC. Nem volt ritka a 200 -300 utasítással rendelkező gép. Máté: Architektúrák 7. előadás 1
A RISC kialakulása IBM-801 (John Cocke) Seymour Cray ötletei alapján nagy teljesítményű miniszámítógép. Nem került piacra, csak 1982 -ben publikálták. Berkeley 1980 (David Petterson, Carlo Séquin) RISC I, később RISC II → SPARC Stanford 1981 (John Hennessy) MIPS Elv: Csak olyan utasítások legyenek, amelyek az adatút egyszeri bejárásával végrehajthatók. Tipikusan kb. 50 utasításuk van. Ha egy CICS utasítás 4 -5 RISC utasítással helyettesítherő, és a RISC 10 -szer gyorsabb, akkor is a RISC nyer. Máté: Architektúrák 7. előadás 2
Időközben a RAM-ok sebessége csaknem elérte a ROM-ok sebességét, ez is a RISC mellett szól. KOMPATIBILITÁS Az Intel túlélte: a 486 -os processzortól kezdődően minden processzora tartalmaz RISC magot, amely a legegyszerűbb, és egyben leggyakoribb utasításokat egyetlen adatút ciklus alatt hajtja végre, csak a többit – a ritkábban előfordulókat – interpretálja a CISC elvnek megfelelően → versenyképes maradt. Máté: Architektúrák 7. előadás 3
Korszerű számítógépek (RISC) tervezési elvei • • Minden utasítást közvetlenül a hardver hajtson végre Maximalizálni az utasítások kiadásának ütemét Az utasítások könnyen dekódolhatók legyenek Csak a betöltő és tároló utasítások hivatkozzanak a memóriára → Sok (legalább 32) regiszter kell Máté: Architektúrák 7. előadás 4
Párhuzamosítás: utasítás vagy processzor szintű. Utasítás szintű: szállítószalag, csővezeték (pipelining). Kezdetben: Utasítás beolvasás Utasítás végrehajtás Minden fázist külön hardver hajt végre (2. 4. ábra), ezek párhuzamosan működhetnek (szerelő csarnok). S 1 S 2 S 3 S 4 S 5 utasítás beolvasó egység utasítás dekódoló egység operandus beolvasó egység utasítás végrehajtó egység eredmény visszaíró egység Máté: Architektúrák 7. előadás 5
A végrehajtás alatt lévő utasítás sorszáma S 1: 1 2 3 4 5 6 7 8 9 S 2: 1 2 3 4 5 6 7 8 S 3: 1 2 3 4 5 6 7 … S 4: 1 2 3 4 5 6 S 5: 1 2 3 4 5 idő 1 2 3 4 5 6 7 8 9 … 2. 4. ábra • Késleltetés (latency): mennyi ideig tart egy utasítás. • Áteresztőképesség (processor bandwidth): hány MIPS (Million Instruction Per Second) a sebesség. Máté: Architektúrák 7. előadás 6
Több szállítószalagos CPU S 1 utasítás beolvasó egység S 2 S 3 S 4 S 5 utasítás dekódoló egység operandus beolvasó egység utasítás végrehajtó egység eredmény visszaíró egység Két szállítószalag (2. 5. ábra): • Két végrehajtó egység, de közös regiszterek, • A két szállítószalag lehet különböző is (Pentium): fő – ez többet tud, elsőbbséget élvez – és mellék Bonyolult szabályok a párhuzamos végrehajthatóságra (fordítók vagy hardver). Máté: Architektúrák 7. előadás 7
Szuperskaláris processzor 5 funkcionális egységgel: S 4 ALU S 1 S 2 S 3 utasítás beolvasó egység utasítás dekódoló egység operandus beolvasó egység ALU S 5 LOAD eredmény visszaíró egység STORE lebegőpontos egység 2. 6. ábra Máté: Architektúrák 7. előadás 8
Processzor szintű párhuzamosítás • Tömb (array) processzor (2. 7. ábra) sok azonos processzor (ILLIAC IV: (4*)8*8, 1972. ), mindnek saját memóriája. Vezérlő processzor adja ki a feladatot. Mindegyik processzor ugyanazt csinálja, de a saját adatain. Már nem divatos (drága, nehéz kihasználni). Vezérlő egység Teríti az utasításokat processzor memória 8*8 -as processzor/memória rács Máté: Architektúrák 7. előadás 9
• Vektor processzorok Vektor regisztereket használnak. A vektor regiszter több hagyományos regiszterből áll. Gyors szállítószalag gondoskodik a regiszterek feltöltéséről, szintén gyors szállítószalag továbbítja a regiszterek tartamát az aritmetikai egységbe, pl. a vektor regiszterek összeadásához. Az eredmények szintén vektor regiszterbe kerülnek. Jól kombinálhatók hagyományos processzorokkal. Máté: Architektúrák 7. előadás 10
• Multiprocesszorok CPU … CPU A közös memória közös megkönnyíti a feladat memória megosztását. • Csak közös memória. Nagyon terheli a memória sínt. helyi memóriák • Lokális memória is van. közös memória CPU … CPU Sok (>64) processzoros rendszert nehéz építeni a közös memória miatt. 2. 8. ábra Máté: Architektúrák 7. előadás 11
• Multiszámítógépek: Nincs közös memória: A CPU-k üzenetekkel tartják egymással a kapcsolatot. Néhány μs üzenet idő. 2 -3 dimenziós hálók, fák, gyűrűk. Közel 10 000 -es rendszer is van. Máté: Architektúrák 7. előadás 12
A mikroarchitektúra szint tervezése Mic-1: olcsó, de lassú. Sebesség növelés: • rövidebb óraciklus, • kevesebb óraciklus az utasítások végrehajtásához, • az utasítások végrehajtásának átlapolása. B sín 9 regiszterét 4 bittel címeztük: dekódolóra van szükség, növeli az adatút ciklus idejét! (4. 6. ábra) Úthossz (path length, a szükséges ciklusok száma) rövidítése: goto Main 1 sokszor megspórolható, jobb microprogram vagy pl. PC növelésére külön áramkör (ez legtöbbször fetch-csel együtt történik). Máté: Architektúrák 7. előadás 13
goto Main 1 sokszor megspórolható (4. 23 -24. ábra): 0 x 57 POP A verem legfelső szavát eldobja. pop 1 MAR=SP=SP-1; rd //2. szó címe, olvas pop 2 // vár pop 3 TOS=MDR; goto main 1 //TOS=a verem teteje main 1 PC=PC+1; fetch; goto(MBR) //következő ut. pop 1 pop 2 pop 3 Új változat MAR=SP=SP-1; rd PC=PC+1; fetch //következő ut. olvasása TOS=MDR; fetch; goto(MBR) Máté: Architektúrák 7. előadás 14
MAR memória MAR MDR PC MBR C sín MDR PC MBR SP SP LV LV CPP TOS B sín C sín OPC 6 ALU vezérlés H A 4. 1. ábra Mic-1 Máté: Architektúrák TOS A sín OPC H B N Z ALU Léptető B sín 6 ALU vezérlés 2 N Z ALU Léptető 2 ~4. 29. ábra Háromsínes architektúra 7. előadás 15
Három sínes architektúra Sok regiszter csatlakozhat az A sínhez, nemcsak H (4. 1. , 4. 29. ábra). A működése: Minden IJVM utasítás értelmezése akkor fejeződik be, amikor a fetch; goto(MBR) végrehajtásra kerül. Ilyenkor MBR-nek a következő IJVM utasítás kódját kell tartalmaznia, és megkezdődik ennek az utasításnak az értelmezése. Ez a fetch kezdeményezi a program következő bájtjának olvasását. Korábbi mikroutasítás ezt nem kezdeményezheti, mert akkor MBR tartalmát fölülírná a goto(MBR) végrehajtása előtt. A következő IJVM értelmezésének első mikroutasítása nem használhatja MBR-t az adatúton, mert ilyenkor MBR-ben még az IJVM utasítás kódja található. Máté: Architektúrák 7. előadás 16
A három sínes architektúra előnye a két sínes architektúrával szemben: pl. iload -ban nem kell H = LV (4. 25 -26. ábra). ILOAD varnum // lokális változó a verembe varnum a lokális változó 8 bites indexe. Máté: Architektúrák 7. előadás 17
iload 1 iload 2 iload 3 iload 4 iload 5 main 1 iload 2 iload 3 iload 4 iload 5 Mic-1 kód (4. 25. ábra) H = LV MAR = MBRU + H; rd MAR = SP + 1 PC = PC + 1; fetch; wr TOS = MDR; goto main 1 PC = PC + 1; fetch; goto(MBR) Három sínes kód(4. 26. ábra) MAR = MBRU + LV; rd MAR = SP + 1 PC = PC + 1; fetch; wr TOS = MDR PC = PC + 1; fetch; goto(MBR) Máté: Architektúrák 7. előadás 18
Hibás a könyvben lévő kód (4. 26. ábra), mert még nem áll rendelkezésre MBRU értéke, mert az előző utasítás utolsó mikroutasításában volt az a fetch, amely az ILOAD operandusát olvassa. iload 1 iload 2 iload 3 iload 4 iload 5 Három sínes kód(4. 26. ábra) MAR = MBRU + LV; rd MAR = SP + 1 PC = PC + 1; fetch; wr TOS = MDR PC = PC + 1; fetch; goto(MBR) Máté: Architektúrák 7. előadás 19
iload 1 iload 2 iload 3 iload 4 iload 5 main 1 iload 2 iload 3 iload 4 iload 5 Mic-1 kód (4. 25. ábra) H = LV MAR = MBRU + H; rd MAR = SP + 1 PC = PC + 1; fetch; wr TOS = MDR; goto main 1 PC = PC + 1; fetch; goto(MBR) Három sínes kód(4. 26. ábra) PC = PC + 1; fetch MAR = MBRU + LV; rd MAR = SP + 1 TOS = MDR; wr PC = PC + 1; fetch; goto(MBR) Máté: Architektúrák 7. előadás 20
A PC-vel kapcsolatos teendők: – PC növelése 1 -gyel, – fetch, – 2 bájtos operandus olvasás a memóriából. ALU-nál egyszerűbb áramkörrel megvalósíthatók. Utasításbetöltő egység (IFU – Instruction Fetch Unit) • értelmezhet minden kódot, hogy kell-e operandus, • de egyszerűbb, ha a kódtól függetlenül előkészíti a következő 8 és 16 bites részt (4. 27. ábra). Máté: Architektúrák 7. előadás 21
Utasításbetöltő egység (IFU – Instruction Fetch Unit) ~4. 27. ábra Memória felől Léptető regiszter MBR 2 Legalacsonyabb 2 bit Memória felé B sín IMAR C sín +1 PC +1, 2 Máté: Architektúrák 7. előadás 22
Véges állapotú gép (FSM – Finite State Machine, 4. 28. ábra): 0, …, 6: állapotok, élek: események. Szó olvasás MBR 1 0 MBR 1 MBR 1 1 2 3 4 5 MBR 2 MBR 2 Máté: Architektúrák 7. előadás 6 23
Mic-2 (4. 29. ábra) MDR • Main 1 fölösleges, PC IFU memória MAR MBR 1 MBR 2 SP B sín LV CPP TOS OPC A sín H C sín 6 ALU vezérlés Máté: Architektúrák 7. előadás • a 8 és 16 bites operandusokat IFU adja. N Z ALU Léptető • PC növeléséhez nem kell az ALU, 2 24
Mic-2 (4. 29. ábra) Több hardver kell az A sín címzése és IFU miatt, de kevesebb mikroutasítás kell, pl. WIDE ILOAD-hoz az eddigi 9 helyett csak 4 (v. ö. 4. 17. ábra). WIDE ILOAD varnum //beteszi a 16 bites varnum indexű lokális változót a verembe: wide 1 w_iload 1 iload 2 iload 3 goto (MBR 1 OR 0 x 100) MAR=LV+MBR 2 U; rd; goto iload 2 MAR=LV+MBR 1 U; rd // változó olvasása MAR=SP=SP+1 // vermelés előkészítése TOS=MDR; wr; goto (MBR 1) Máté: Architektúrák 7. előadás 25
Mic-2 adatútja és IFU kapcsolata: Ha PC értéket kap a C sínről, azt IMAR is megkapja. Ilyenkor a mikroprogramnak várnia kell a léptető regiszter, MBR 1 és MBR 2 feltöltésére. IMAR módosul, amint a léptető regiszterbe írta a következő 4 bájtot, de PC csak akkor, ha MBR 1 vagy MBR 2 olvasása történik. goto 1 goto 2 goto 3 goto 4 H=PC-1 // IFU már csinált PC=PC+1 -et PC=H+MBR 2 // itt folytatódik a program // IFU még nincs kész, várni kell! goto (MBR 1) // a folytatás 1. utasítása Máté: Architektúrák 7. előadás 26
A IFLT offset utasítás (Mic-2) Kivesz egy szót a veremből és ugrik, ha negatív. iflt 1 iflt 2 iflt 3 iflt 4 T F F 2 MAR=SP=SP-1; rd // 2. szó a veremből OPC=TOS // TOS mentése TOS=MDR // TOS= a verem új teteje N=OPC; if(N) goto T; else goto F //elágazás H=PC-1; goto 2 // igaz ág H=MBR 2 // hamis ág, eldobja offset–et goto (MBR 1) // a folytatás 1. utasítása Máté: Architektúrák 7. előadás 27
A Mic-2 adatút idejének összetevői (4. 29. ábra): MDR PC IFU memória MAR MBR 1 MBR 2 SP B sín LV CPP TOS OPC A sín H C sín 6 ALU vezérlés Máté: Architektúrák N Z ALU Léptető 7. előadás • az A és B sínek feltöltése a regiszterekből, • az ALU és a léptető munkája, • az eredmények tárolása a C sínről. 2 28
Csővonalas terv: Mic-3 (4. 31. ábra) MDR PC IFU memória MAR MBR 1 MBR 2 SP B sín LV CPP TOS OPC A sín H C C sín A 6 ALU vezérlés B Máté: Architektúrák N Z ALU Léptető 7. előadás A, B és C tároló. 3 mikrolépés: • A, B feltöltése, • C feltöltése az ALU és a léptető eredménye alapján, • C tárolása regiszterbe. 2 A 3 mikrolépés egyidejűleg (párhuzamosan) végrehajtható! 29
Pl. : a verem két felső szavának cseréje Mic-3 -on (4. 33. ábra): swap 1 swap 2 swap 3 swap 4 swap 5 swap 6 cy MAR= SP-1; rd MAR= SP H=MDR; wr MDR= TOS MAR= SP-1; wr TOS=H; goto(MBR 1) 1 B=SP 2 C=B-1 Valódi függőség RAW – Read After Write! Elakadás B=SP 3 MAR=C; rd C=B 4 MDR=mem MAR=C Várni kell! 5 B=MDR 6 C=B B=TOS 7 H=C; wr C=B B=SP 8 mem=MDR MDR=C C=B-1 B=H 9 MAR=C; wr C=B 10 mem=MDR TOS=C eldugaszolja a csővezetéket! 11 Máté: Architektúrák 7. előadás goto(MBR 1) 30
Hétszakaszú csővezeték: Mic-4 (4. 35. ábra) m e m ó r i a 1. Az IFU a bejövő bájtfolyamot a dekódolóba küldi. 2. A dekódolóban van egy táblázat, IJVM hossz amely minden utasításnak tudja a hosszát. A WIDE prefixumot 2 felismeri, pl. WIDE ILOAD -ot 1 átalakítja WIDE_ILOAD -dá: pl. IFU Dekódoló 9 bites utasítás kód. El tudja különíteni az utasítás Léptető regiszter kódokat és az operandusokat. Az MBR 1 MBR 2 operandusokat a léptető regiszterbe teszi, onnan tölti fel MBR 1 -et és MBR 2 -t. Máté: Architektúrák 7. előadás 31
2 Final 3 Dekódoló Sorba állító egység Mikroművelet ROM IADD ISUB IFLT Goto A függő mikroműveletek sora (RAM) A dekódoló egy másik táblázata megmutatja, hogy a sorba állító egységben lévő ROM melyik címén kezdődnek a kódhoz tartozó mikroműveletek. Nincs NEXT_ADDRESS és JAM mező. Nincs feltétlen ugrást végző mikroművelet. Az egyes IJVM utasításokat megvalósító mikroműveletek egymás után vannak a ROM -ban, az utolsónál a Final be van állítva. Máté: Architektúrák 7. előadás 32
2 Final 3 Dekódoló Sorba állító egység Mikroművelet ROM IADD ISUB IFLT Goto A függő mikroműveletek sora (RAM) 3. A sorba állító egység a ROM-ból a RAM-ba másolja a mikroműveleteket, amint van hely a RAM-ban. A kódhoz tartozó utolsó mikroművelet Final bitje jelzi, hogy nincs több átmásolandó mikroművelet. Ha a mikroműveletek között nem volt olyan, amelyik Goto bitje be volt állítva, akkor nyugtázó jelet küld a dekódolónak, hogy folytathatja a munkáját. Máté: Architektúrák 7. előadás 33
Néhány IJVM utasítás (pl. IFLT) elágazást kíván. A feltételes mikroutasítások speciális utasítások, ezeket külön mikroműveletként kell megadni. Tartalmazzák a JAM biteket és a Goto bitet. A Goto bit arra szolgál, hogy a sorba állító egység le tudja állítani további utasítások dekódolását. Mindaddig nem lehet tudni, hogy melyik utasítás következik a feltételes utasítás után, amíg a feltétel ki nem értékelődött. – Ha létrejön az elágazás, akkor a csővezeték nem folytatódhat. „Tiszta lapot” kell csinálni IFU-ban, a dekódolóban és a sorba állító egységben, majd az offset-nek megfelelő címtől folytatódik a betöltés. – Ha az ugrás feltétele nem teljesül, akkor a dekódoló megkapja a nyugtázó jelet, és a következő utasítással folytatódhat a dekódolás. Máté: Architektúrák 7. előadás 34
memória Az adatutat 4 független MIR vezérli. Minden óraciklus kezdetekor MIRi föltöltődik a fölötte lévőből, MIR 1 pedig a RAM-ból. 4. MIR 1 az A, B regiszterek feltöltését, 5. MIR 2 az ALU és a léptető működését, 6. MIR 3 az eredmény tárolását, 7. MIR 4 pedig a memória műveleteket vezérli. 7 6 C 4 Regiszterek A 5 4 B ALU Léptető Máté: Architektúrák 7. előadás 5 6 7 ALU C M A B MIR 1 ALU C M A B MIR 2 ALU C M A B MIR 3 ALU C M A B MIR 4 35
Hétszakaszú csővezeték: Mic-4 (4. 35. ábra) Final 3 1 IFU Dekódoló A függő mikroműveletek sora (RAM) ó Léptető regiszter 7 m e m MBR 1 6 C MBR 2 4 Regiszterek A 5 4 B ALU Léptető Máté: Architektúrák IADD ISUB IFLT Goto r i a 2 Sorba állító egység Mikroművelet ROM 7. előadás 5 6 7 ALU C M A B MIR 1 ALU C M A B MIR 2 ALU C M A B MIR 3 ALU C M A B MIR 4 36
IFLT offset programozása Mic-4 -en: cy 1 2 3 4 5 6 7 iflt 1 iflt 2 iflt 3 MAR=SP= OPC= TOS=MDR SP-1; rd TOS B=SP C=B-1 B=TOS MAR=SP=C; rd C=B Várni kell! MDR=mem OPC=C Várni kell! B=MDR C=B TOS=C iflt 4 (Final=1, Goto=1) N=OPC; if(N) GOTO offset B=OPC C=B N PC=PC-1+MBR 2; „tiszta lap”, majd a PC által mutatott címtől utasítás betöltés, … 8 #N MBR 2 –t eldobni, folytatódhat a dekódolás A 8. ciklus feladata túl bonyolult! MBR 2 - 1 előre kiszámítható. Máté: Architektúrák 7. előadás 37
IFLT offset programozása Mic-4 -en: cy 1 2 3 4 5 6 7 iflt 1 iflt 2 iflt 3 iflt 4 MAR=SP= OPC= H=MBR 2 TOS=MDR SP-1; rd TOS -1 B=SP C=B-1 B=TOS MAR=SP=C; rd C=B B=MBR 2 MDR=mem OPC=C C=B-1 Várni kell! H=C B=MDR C=B TOS=C iflt 5 (Final=1, Goto=1) N=OPC; if(N) GOTO offset B=OPC C=B N #N PC=PC+H; „tiszta folytatódhat lap”, majd a PC a dekódolás által mutatott címtől utasítás betöltés, … 8 Az IJVM feltétlen ugrását a dekódoló is feldolgozhatja. Máté: Architektúrák 7. előadás 38
Elágazás jövendölés (4. 40. ábra) Legkorábban a dekódoló veheti észre, hogy ugró utasítást kell végrehajtani, de addigra a következő utasítás már a csővezetékben van! Pl. : Program Címke Gépi utasítás if(i==0) CMP i, 0 BNE else k=1; then: MOV k, 1 else BR next k=2; else: MOV k, 2 next: Megjegyzés összehasonlítás feltételes ugrás k=1 feltétlen ugrás k=2 A BR next utasítással is probléma van! Máté: Architektúrák 7. előadás 39
Elágazás jövendölés (4. 40. ábra) Eltolás rés (delay slot): Az ugró utasítás utáni pozíció. Az ugró utasítás végrehajtásakor ez az utasítás már a csővezetékben van! Megoldási lehetőségek: • Pentium 4: bonyolult hardver gondoskodik a csővezeték helyreállításáról • Ultra. SPARC III: az eltolás résben lévő utasítás végrehajtásra kerül(!). A felhasználóra (fordítóra) bízza a probléma megoldását, a legrosszabb esetben NOP utasítást kell tenni az ugró utasítás után. Máté: Architektúrák 7. előadás 40
Feltételes elágazás Sok gép megjövendöli, hogy egy ugrást végre kell hajtani vagy sem. Egy triviális jóslás: • a visszafelé irányulót végre kell hajtani (ilyen van a ciklusok végén), • az előre irányulót nem (jobb, mint a semmi). Feltételes elágazás esetén a gép tovább futhat a jövendölt ágon, • amíg nem ír regiszterbe, • csak „firkáló” regiszterekbe írhat. Ha a jóslat bejött, akkor minden rendben, ha nem, akkor sincs baj. Több feltételes elágazás egymás után! Máté: Architektúrák 7. előadás 41
Feladatok Mit jelent a RISC rövidítés? Mit jelent a CISC rövidítés? Mi segítette elő a CISC gépek kialakulását? Miért előnyös a RISC architektúra? Miért nem tért át az Intel RISC processzorok gyártására? Hogyan alkalmazza az Intel a RISC elveket? Melyek a modern számítógép tervezés legfontosabb elvei? Miért van szükség sok regiszterre a RISC gépeken? Máté: Architektúrák 7. előadás 42
Feladatok Milyen párhuzamosítási lehetőségeket ismer? Mi az utasítás szintű párhuzamosítás? Szemléltesse az utasítás szintű párhuzamosságot! Mit jelent a csővezeték (pipelining)? Mi a késleltetés (latency)? Mi az áteresztő képesség? A késleltetés vagy az áteresztő képesség a fontosabb a gép teljesítménye szempontjából? Mi az előnye/ hátránya a több szállítószalagos CPUnak? Mi a szuperskaláris architektúra lényege? Máté: Architektúrák 7. előadás 43
Feladatok Hogy működik a tömb (array) processzor? Mi a tömb (array) processzor előnye/hátránya? Hogy működik a vektor processzor? Mi a vektor processzor előnye/hátránya? Mi a multiprocesszorok lényege? Mi a szerepe a közös/helyi memóriák szerepe a multiprocesszoros rendszerekben? Miért nehéz sok processzoros rendszert építeni? Mi a lényege multiszámítógépeknek? Hogy tartják a kapcsolatot egymással a multiszámítógépek CPU-i? Máté: Architektúrák 7. előadás 44
Feladatok Mi az úthossz? Milyen lehetőségek vannak a Mic-1 gyorsítására? Mi az előnye a három sínes architektúrának a Mic-1 gyel szemben? Sorolja fel a Mic-1 és Mic-2 közötti különbségeket! Miért eredményeznek ezek gyorsítást? Mi az utasítás betöltő egység (IFU) feladata? Milyen részei vannak az IFU-nak? Mi az IMAR szerepe az IFU-ban? Írja le az IMAR és a PC regiszter kapcsolatát? Hogy működik az IFU? Máté: Architektúrák 7. előadás 45
Feladatok Hogy ábrázolható véges állapotú géppel (FSM) az IFU működése? Mi a különbség Mic-2 és Mic-3 között? Miért eredményez ez gyorsítást? A SWAP utasítás (a verem két felső szavának cseréje) Mic-3 -on négy mikroutasítással megoldható tíz mikrolépésben. Hogyan? A megoldás nem vihető át Mic-2 -re. Miért? A feladat nehéz! Élesen ki kell használni az adatút szakaszainak időzítését. Ezt ugyan nem tárgyaltuk, de kikövetkeztethető abból, hogy az egyes szakaszok egyidejűleg működhetnek. Máté: Architektúrák 7. előadás 46
Feladatok Milyen szakaszai vannak a Mic-4 csővezetékének? Mi a feladata a dekódolónak? Mi a feladata a sorba állító egységnek? Mire szolgál a Final bit? Mire szolgál a Goto bit? Hogy történik Mic-4 -en adatút vezérlése? Miért gyorsabb a Mic-4, mint a Mic-3? Milyen speciális feladatokat kell megoldani Mic-4 esetén a feltételes elágazásnál? Máté: Architektúrák 7. előadás 47
Feladatok Mi az eltolási rés (delay slot)? Hogy működik az eltolási rés szempontjából a Pentium és az Ultra. SPARC? Mit nevezünk elágazás jövendölésnek? Máté: Architektúrák 7. előadás 48
- Cisc complex instruction set computer
- Risc instruction set example
- Risc vs cisc vs mips
- Pengertian risc
- Characteristics of cisc architecture
- Risc vs cisc
- Cisc pipeline
- Risc, cisc
- Risc and cisc difference
- Flynns taxonomy
- Risc versus cisc
- Cisc intel
- Risc vs cisc
- Arduino risc or cisc
- Risc vs cisc vs arm
- Risc cisc architecture
- Risc vs cisc
- Arquitectura risc y cisc
- Computer organization and architecture definition
- Define instruction set
- Arquitetura risc e cisc
- Total set awareness set consideration set
- Training set validation set test set
- Little man computer examples
- Instruction set architecture in computer organization
- Isa in computer architecture
- A gen superreduced
- Differentiated instruction vs individualized instruction
- § 367 abgb
- Instruction classification
- 8051 boolean processor
- Sic addressing modes
- Set adalah
- Skipcond
- Swap a instruction in 8051
- Pico blaze
- Intel simd instruction set
- 8088 instruction set
- Rol instruction in 8086
- Classify instruction set of 8086
- Examples of isa
- Slidetodoc.com
- Msp 430
- Lc3 architecture
- Lc3 isa
- Arc instruction set
- Chapter 3 introduction
- Lc3 br instruction
- 8 bit instruction set