MOSFET Struktur dan operasi fisik dari MOSFET jenis

MOSFET • Struktur dan operasi fisik dari MOSFET jenis ‘enhancement’ 1 Gambar 1. Struktrur fisik transistor NMOS jenis enhancement

• Cara kerja tanpa tegangan ‘gate’ Tanpa tegangan gate akan ada 2 dioda yang diserikan secara ‘back-to-back’ antara source dan drain. Kedua dioda ini akan mencegah adanya arus dari drain ke source jika v. DS dipasang. Resistansi pada jalur antara drain dan source sangat tinggi (pada orde 1012 Ω). • Membuat kanal untuk aliran arus. Gambar 2. Transistor NMOS jenis enhancement dengan tegangan positif pada gate 2

• Pemasangan tegangan v. DS yang kecil. Gambar 3. Transistor NMOS dengan v. GS > Vt dengan tegangan v. DS terpasang Konduktansi kanal sebanding dengan v. GS – vt Arus i. D sebanding dengan v. GS – vt. 3

Gambar 4. Karakteristik i. D – v. DS dari MOSFET bekerja seperti resistansi linier yang dikendalikan oleh v. GS. Untuk v. GS ≤ Vt, resistansinya tidak terhingga, dan harganya menurun jika v. GS melebihi Vt. Jadi, agar MOSFET terkonduksi harus ada kanal induksi. Dengan bertambahnya v. GS melebihi Vt meningkatkan kemampuan kanal, oleh karena itu MOSFET jenis ini disebut MOSFET ‘enchancement-type’. Arus yang meninggalkan source (is) sama dengan arus yang memasuki drain (i. D), jadi arus gate i. G = 0 4

• Operasi bila v. DS dinaikkan. Gambar 5. Cara kerja transistor NMOS jenis enhancement dengan meningkatnya v. DS 5

Gambar 6. Hubungan i. D dengan v. DS pada transistor NMOS jenis enhancement yang beroperasi dengan v. GS > Vt v. DSsat = v. GS - Vt 6

Gambar 7. Kenaikan v. DS penyebabkan kanal menyempit 7

Perhatikan gambar dan sebuah ‘strip’ pada gate yang berjarak x dari source. Kapasitansi strip ini: Cox. Wdx. Untuk mendapatkan muatan pada strip ini, kalikan kapasitansinya dengan tegangan efektif antara gate dan kanal pada titik x yaitu: [v. GS – v(x) – Vt]; v(x) adalah tegangan pada kanal di titik x. dq = - Cox (W dx)[vGS – v(x) – Vt] Tegangan v. DS menghasilkan medan listrik sepanjang kanal. Medan listrik pada titik x: Medan listrik E(x) menyebabkan muatan elektron dq bergerak ke arah drain dengan kecepatan: 8

Hubungan i. D - v. DS Gambar 8. Penurunan karakterisitk i. D – v. DS pada transistor NMOS 9

Walaupun dievaluasi pada titik tertentu, arus i harus konstan pada semua titik di sepanjang kanal. i harus sama dengan arus dari source ke drain dan berlawan arah dengan arus dari drain ke source (i. D) Harga arus pada ujung daerah trioda atau permulaan daerah jenuh dapat diperoleh dengan menggantikan v. DS=v. GS – Vt µn. Cox disebut parameter transkonduktansi proses. Dituliskan sebagai kn’ dan mempunyai dimensi A/V 2 kn’ = µn. Cox 10

Jadi arus drain sebanding dengan perbandingan lebar kanal dan panjang kanal, yang disebut ‘aspect ratio’ dari MOSFET kanal-p jenis ’enchancement’ (PMOS), dibuat pada substrate jenis n dengan daerah p+ pada drain dan source. Cara kerjanya sama dengan NMOS hanya saja v. GS, v. DS dan Vt negatif. 11

Complementary MOS atau CMOS Gambar 9. Rangkaian terintegrasi CMOS Pada teknologi CMOS, transistor NMOS diimplementasiikan langsung pada substrate jenis p, sedangkan transistor PMOS dibuat pada n-well. Kedua divais diisolasi satu dengan lainnya dengan oksida yang tebal sebagai insulator. 12

Karakteristik arus dan tegangan. • Lambang rangkaian Gambar 10. Lambang MOSFET kanal n jenis enhancement Pada FET kanal n: drain selalu positif dibandingkan dengan source 13

Gambar 11(a) MOSFET kanal n jenis enhancement Gambar 11(b) Karakteristik i. D – v. DS untuk divais dengan kn’(W/L) = 1. 0 m. A/v 2 14

Kurva karakteristik menunjukkan 3 daerah kerja: 1. daerah ‘cutoff’ 2. daerah trioda 3. daerah jenuh. • • Daerah jenuh dipakai bila FET bekerja sebagai penguat. Daerah cutoff dan trioda digunakan bila FET bekerja sebagai saklar. FET pada daerah cutoff jika: v. GS < Vt Pada daerah trioda: v. GS ≥ Vt v. GD > Vt v. GD = v. GS – v. DS > Vt v. DS < v. GD – Vt (induced channel) (continuous channel) Jadi MOSFET kanal –n jenis ‘enchancement’ berkerja di daerah trioda jika v. GS lebih besar dari Vt dan tegangan pada drain lebih rendah dari tegangan gate minimal sebesar Vt volt 15

Jika v. DS cukup kecil, v. DS 2 dapat diabaikan. r. DS adalah resistansi linier yang dikendalikan oleh v. GS. Jika v. GS = VGS, maka VOV : gate-to-source overdrive volltage 16

MOSFET bekerja di daerah jenuh jika: v. GS ≥ Vt (induced channel) v. GD ≤ Vt (pinched-off channel) v. DS ≥ v. GS – Vt (pinched-off channel) Jadi MOSFET kanal –n jenis ‘enhancement’ bekerja pada daerah jenuh jika v. GS lebih besar dari Vt dan tegangan drain tidak lebih kecil dari tegangan gate melebihi Vt volt Batas antara daerah trioda dan daerah jenuh: v. DS = v. GS – Vt Arus i. D pada keadaan jenuh Pada keadaan jenuh: arus i. D tidak tergantung dari tegangan drain, v. DS arus i. D ditentukan oleh tegangan gate, v. GS MOSFET menjadi sebuah sumber arus ideal yang harganya dikendalikan oleh v. GS Catatan: ini adalah model rangkaian ekivalen sinyal besar Pada batas antara daerah trioda dan daerah jenuh: 17

Gambar 12. karakteristik i. D - v. GS transistor NMOS jenis enhancement pada keadaan jenuh (Vt = 1 V dan kn’(W/L) = 1, 0 m. A/v 2 18

Gambar 13. Rangkaian ekivalen model sinyal besar dari NMOS pada daerah jenuh 19

Gambar 14. Level relatif tegangan terminal transistor NMOS yang beroperasi pada daerah trioda dan daerah jenuh. 20

Resistansi keluaran pada keadaan jenuh Gambar 15. Kenaikan v. DS melebihi v. DSsat yang menyebabkan titik ‘pinch-off’ sedikit menjauh dari drain v. DS naik melebihi v. DSsat, titik ‘pinched-off’ dari kanal bergeser menjauhi drain menuju source, sehingga ada daerah ‘depletion’ antara drain dan ujung kanal. Akibatnya panjang kanal akan berkurang. Keadaan ini disebut ‘channel-length modulation’ Karena i. D berbanding terbalik dengan panjang kanal, maka i. D naik dengan naiknya v. DS. Untuk menghitung ketergantungan i. D pada v. DS pada keadaan jenuh, ganti L dengan (L – ΔL) 21

Diasumsikan (ΔL/L) << 1 Jika ΔL sebanding dengan v. DS : ΔL = λ’v. DS λ’ parameter teknologi proses dengan dimensi µm/V 22

Gambar 15. Efek v. DS pada i. D pada daerah jenuh Ektrapolasi garis lurus pada kurva karakteristik i. D – v. DS akan memotong sumbu v. DS pada titik v. DS = - 1/λ ≡ -VA. v. A = 1/λ Untuk suatu proses tertentu, VA sebanding dengan panjang kanal L. VA = VA’L VA’ = 5 – 50 V/µm 23

Catatan: divais dengan kanal yang lebih pendek lebih terpengaruh dengan efek ‘channel-length modulation’. Gambar 17. Model rangkaian sinyal besar dari MOSFET kanal -n pada keadaan jenuh dengan adanya resistansi ro 24

‘Channel-length modulation’ menyebabkan adanya resistansi keluaran (tidak ∞), ro Dimana ID adalah arus drain tanpa memperhitungkan ‘channel-length modulation’ Resistansi keluaran berbanding terbalik dengan arus bias dc, ID 25

Karakteristik MOSFET kanal p Gambar 18. MOSFET kanal p jenis enhancement 26

Untuk menginduksi sebuah kanal harus dipasang tegangan pada gate lebih kecil dari Vt. v. GS ≤ Vt (induced channel) v. SG ≥ |Vt| Untuk bekerja di daerah trioda: v. DS ≥ v. GS – Vt (continuous channel) v. GS, Vt dan v. DS negatif µp = 0, 25 – 0, 5 µn Untuk bekerja di daerah jenuh: v. DS ≤ v. GS – Vt (pinched-off channel) v. GS, Vt, λ dan v. DS negatif 27

Agar transistor PMOS bekerja, tegangan gate harus dibuat lebih rendah dari tegangan source sedikitnya sebesar |Vt|. Untuk bekerja di daerah trioda, tegangan drain harus lebih besar dari tegangan gate minimal sebesar |Vt|, jika tidak, PMOS bekerja di daerah jenuh. Gambar 19. Level relatif tegangan terminal transistor PMOS yang beroperasi pada daerah trioda dan daerah jenuh. 28

Peranan substrate – the body effect Dalam banyak pemakaian: – substrate dihubungkan dengan source – pn junction antara substrate dan gate selalu ‘off’. Pada keadaan ini substrate tidak berperan dalam kerja rangkaian. Pada IC, banyak MOS menggunakan substrate yang sama. Agar junction antara substrate dan gate selalu ‘off’: – Substrate dihubungkan ke tegangan yang paling negatif untuk rangkaian NMOS – Substrate dihubungkan ke tegangan yang paling positif untuk rangkaian PMOS Akibatnya tegangan reverse-bias antara source dan body (VSB pada divais kanal n) akan mempengaruhi kerja divais. Reverse bias ini akan: – Memperlebar daerah ‘depletion’ – Mengurangi kedalaman kanal Agar kedalaman kanal tetap sama, v. GS harus dinaikkan. 29

Efek dari VSB pada kanal dinyatakan dengan perubahan Vt Vt 0 = tegangan ambang untuk VSB = 0 φf = parameter fisik; biasanya 2φf = 0, 6 V γ= parameter proses pembuatan q= 1, 6 x 10 -19 C NA = konsentrasi doping εS = permitivitas silikon = 11, 7 ε 0 = 11, 7 x 8, 854 x 10 -12 30

Pengaruh suhu – Vt dan k’ sensitif terhadap suhu – Vt turun 2 m. V/°C – i. D berkurang dengan naiknya suhu Breakdown dan proteksi input • Breakdown terjadi jika tegangan drain naik mencapai harga dimana pn junction antara drain dan substrate mengalami breakdown avalanche. • Akibatnya akan ada peningkatan arus. • Keadaan ini terjadi pada tegangan 20 – 150 V. Punch-through adalah efek lain dari breakdown. • Terjadi pada tegangan yang lebih rendah (20 V). • Terjadi pada divais yang mempunyai kanal pendek yaitu pada saat tegangan drain naik ke suatu titik di mana daerah depletion sekitar drain melewati kanal dan mencapai source. • Arus drain akan naik dengan cepat. • Punch-through tidak menyebabkan kerusakan yang permanen. 31

Breakdown oksida gate terjadi bila tegangan melebihi 30 V. • Breakdown ini menyebabkan kerusakan permanen pada divais • Penyebabnya adanya akumulasi muatan statik pada kapasitor gate yang dapat melebihi tegangan breakdown-nya. • Untuk mencegah akumulasi muatan statik pada kapasitor gate, dipasang alat proteksi pada terminal masukan dari IC MOS yang terdiri dari rangkaian dioda penjepit (clamping diodes) 32

Summary Transistor NMOS: Simbol Tegangan overdrive: v. OV = v. GS – Vt v. GS =Vt + v. OV Bekerja di daerah trioda: • Kondisi: • v. GS ≥ Vt ↔ v. OV ≥ 0 • v. GD ≥ Vt ↔ VDS ≤ v. GS – Vt ↔ v. DS ≤ v. OV 33

• karakteristik i – v • Untuk v. DS << 2(v. GS – Vt) ↔ v. GS << 2 v. OV Bekerja di daerah jenuh: • Kondisi: • v. GS ≥ Vt ↔ v. OV ≥ 0 • v. GD ≤ Vt ↔ v. DS ≥ v. GS – Vt ↔ v. DS ≥ v. OV • Karakteristik i – v 34

Model rangkaian ekivalen sinyal besar dimana Tegangan ambang: 35

Parameter proses: Konstanta: ε 0 = 8, 854 x 10 -12 F/m εOX = 3, 9 ε 0 = 3, 45 x 10 -11 F/m εS = 11, 7 ε 0 = 1, 04 x 10 -10 F/m q = 1, 602 x 10 -19 C 36

Transistor PMOS Simbol: Tegangan overdrive: v. OV = v. GS – Vt v. SG =|Vt| + |v. OV| Bekerja di daerah trioda: • Kondisi: • v. GS ≤ Vt ↔ v. OV ≤ 0 ↔ v. SC ≥ |Vt| • v. GD ≥ |Vt| ↔ VDS ≥ v. GS – Vt ↔ v. SD ≤ |v. OV| 37

Bekerja di daerah jenuh: • Kondisi: • v. GS ≤ Vt ↔ v. OV ≤ 0 ↔ v. SG ≥ |Vt| • v. DG ≤ |Vt| ↔ v. DS ≥ v. GS – Vt ↔ v. DS ≥ |v. OV| • Karakteristik i – v Mempunyai hubungan yang sama seperti pada transistor NMOS kecuali: • µn, kn’ dan NA diganti dengan µp, kp’ dan ND • Vt, Vt 0, VA, λ dan γ bernilai negatif • Model rangkaian ekivalen sinyal besar 38

Contoh soal: Sebuah MOSFET mempunyai Lmin = 0, 4μm, t. OX = 8 nm, μn = 450 cm 2/Vs dan Vt = 0, 7 V. a. Carilah COX dan k’n. b. Untuk MOSFET dengan W/L = 8 μm/0, 8μm, hitunglah harga VGS dan VDSmin yang diperlukan agar transistor bekerja di daerah jenuh dengan arus dc ID = 100 μA c. Untuk MOSFET pada (b), carilah harga VGS yang diperlukan agar MOSFET bekerja sebagai resistor 1000 Ω untuk v. DS yang sangat kecil Jawab: a. 39

Untuk bekerja di daerah jenuh: Untuk MOSFET di daerah trioda dengan v. DS sangat kecil: 40

Rangkaian MOSFET pada DC Contoh soal Rancanglah rangkaian seperti pada gambar di samping ini sehingga transistor bekerja pada ID = 0, 4 m. A dan VD = +0, 5 V. Transistor NMOS mempunyai Vt = 0, 7 V, μn. COX = 100 μA/V 2, L = 1μm dan W = 32 μm. Abaikan pengaruh channel-length modulation (λ = 0) Gambar 20. Contoh soal 41

Jawab: VD = 0, 5 V > VG → NMOS bekerja pada daerah jenuh. VGS – Vt = VOV; ID = 0, 4 m. A = 400 μA; μn. COX = 100 μA/V 2 dan W/L = 32/1 VOV = 0, 5 V VGS = Vt + VOV = 0, 7 + 0, 5 = 1, 2 V VG = 0 → VS = - 1, 2 V Untuk mendapatkan VD = +0, 5 V: 42

Rancang rangkaian seperti gambar 21 untuk mendapatkan arus ID = 80 μA. Cari harga R dan tegangan DC VD. Transistor NMOS mempunyai Vt = 0, 6 V, μn. COX = 200 μA/V 2, L = 0, 8 μm dan W = 4μ. (asumsikan λ=0) Gambar 21. Contoh soal 43

Jawab: VDG = 0 →VD = VG dan FET bekerja di daerah jenuh 44

Rancanglah rangkaian pada gambar 22 agar tegangan drain = 0, 1 V. Berapakah resistansi antara drain dan source pada titik kerja ini ? Vt = 1 V dan kn’(W/L) = 1 m. A/V 2. Gambar 22. Contoh soal 45

Jawab: VD = VG – 4, 9 V dan Vt = 1 V → MOSFET bekerja di daerah trioda. Jadi arus ID : 46

Analisa rangkaian pada gamabr 23(a) untuk menentukan tegangan di semua node dan arus di semua cabang. Diketahui Vt = 1 V dan kn’(W/L) = 1 m. A/V 2. (asumsikan λ = 0) Gambar 23. Rangkaian contoh soal 47

Gambar 23 (b) Rangkaian dengan analisis terinci Jawab: Karena arus gate = 0, tegangan gate: 48

VG > 0 → transistor NMOS bekerja. Asumsikan transistor bekerja di daerah jenuh. VG = 5 V VS = ID x RS = ID (m. A) x 6 kΩ = 6 ID VGS = VG – VS = 5 – 6 ID Karena VD > VG – Vt, transistor bekerja di daerah jenuh 49

Rancang rangkaian seperti pada gambar 24 sehingga transistor bekerja di daerah jenuh dengan ID = 0, 5 m. A dan VD = +3 V. Transistor PMOS jenis ‘enchancement’ mempunyai Vt = -1 V dan kp’(W/L) = 1 m. A/V 2. Asumsikan λ = 0. Berapa harga terbesar RO agar tetap bekerja di daerah jenuh? Gambar 24 Contoh soal 50

Jawab: MOSFET bekerja di daerah jenuh: ID = 0, 5 m. A dan kp’W/L = 1 m. A/V 2 maka: VOV = -1 V (untuk PMOS Vt negatif) VGS = Vt + VOV = - 1 – 1 = - 2 V VS =+5 V → VG = +3 V dapat diperoleh dengan memilih harga RG 1 dan RG 2. Salah satu kemungkinan RG 1 = 2 MΩ dan RG 2 = 3 MΩ Bekerja pada mode jenuh: VD harus lebih besar dari VG sebanyak |Vt| VDmax= 3 + 1 = 4 V RD = 4/0, 5 = 8 kΩ 51

Gambar 25. Rangkaian contoh soal 52

Transistor NMOS dan PMOS mempunyai kesesuaian dengan kn’(W/L) = kp’(W/L) = 1 m. A/V 2, Vtn = -Vtp = 1 V. Asumsikan λ = 0 untuk kedua transistor. Carilah arus drain i. DN dan i. DP dan v. O untuk v. I = 0 V, +2, 5 V dan -2, 5 V Jawab: Gambar (b) menunjukkan bila v. I = 0 V. Kedua transistor ‘matched’ dan bekerja pada |VGS| = 2, 5 V → v. O = 0 V Jadi QN dan QP bekerja dengan |VGD| = 0 V → bekerja pada daerah jenuh. IDN = IDP = ½ x 1 x (2, 5 – 1)2 = 1, 125 m. A Gambar (c) menunjukkan bila v. I = 2, 5 V. Transistor QP mempunyai VGS = 0 V → ‘cutoff’ → v. O negatif → VGD > Vt → bekerja pada daerah trioda. IDN = kn’ (Wn/Ln)(VGS – Vt)VDS = 1[(2, 5 – (-2, 5) – 1][v. O – (-2, 5)] IDN (m. A) = (0 – v. O)/10 (kΩ) IDN = 0, 244 m. A ; v. O = -2, 44 V VDS = -2, 44 – (-2, 5) = 0, 06 V Gambar (d) menunjukkan bila v. I = -2, 5 V. Kasus ini kebalikan dari kasus gambar (c). Transistor QN akan ‘cutoff’ → IDN = 0. QP bekerja pada daerah trioda dengan IDP= 2, 44 m. A dan v. O =+2, 44 V 53

MOSFET sebagai Penguat dan Saklar MOSFET sebagai penguat: – Bekerja di daerah jenuh – Berperan sebagai sumber arus yang dikendalikan oleh tegangan (VCCS). Perubahan pada tegangan v. GS akan mengubah arus drain i. D. MOSFET yang bekerja di daerah jenuh dapat dipakai untuk membuat penguat transkonduktansi (transconductance amplifier). Yang diinginkan penguat linier; jadi harus ada ‘bias dc’ agar MOSFET bekerja pada VGS dan ID tertentu, kemudian ditumpangkan tegangan vgs yang akan diperkuat pada tegangan dc VGS. Dengan menjaga vgs kecil arus drain, id dapat dibuat sebanding dengan vgs 54

Cara kerja Sinyal Besar – Karakteristik Transfer Gambar 26(a) Struktur dasar rangkaian penguat ‘common source’ (b) Grafik yang digunakan untuk menentukan karakteristik transfer penguat pada gambar (a) 55

Gambar 26(c) Karakteristik transfer penguat pada titik kerja Q 56

Penurunan karakteristik transfer secara grafis. Pada rangkaian CS drain dihubungkan ke catu daya VDD melalui RD, sehingga diperoleh hubungan i. D dan v. DS sebagiai berikut: Secara kuantitatif, rangkaian bekerja sebagai berikut: v. I = v. GS. Untuk v. I < Vt → transistor ‘cutoff’, i. D = 0, v. O = v. DS = VDD. Transistor bekerja pada titik A. v. I > Vt → transistor ‘on’, i. D meningkat, v. O menurun. Karena v. O bermula dengan harga yang tinggi, transistor bekerja dalam keadaan jenuh. Keadaan ini ditunjukkan oleh garis beban antara titik A dan B. Untuk titik Q tertentu, VIQ =VGS dan VOQ = VDSQ serta arus = IDQ. 57

v. I < Vt → v. DS = v. GS – Vt → MOSFET memasuki daerah kerja trioda. Pada kurva ditunjukkan dengan titik B yang memotong garis beban dengan kurva garis terputus yang mendefinisikan batas antara daerah jenuh dan daerah trioda. Ttitk B didefinisikan sebagai: VOB = VIB – Vt Untuk v. I > VIB, transistor makin masuk ke daerah trioda. Pada titik C, v. I= VDD, v. OC biasanya kecil sekali. Titik-titik pada kurva hubungan i. D – v. DS di gambar 26(b) menghasilkan kurva transfer pada gambar 26(c) 58

MOSFET Bekerja Sebagai Saklar . Jika MOSFET dipakai sebagai saklar, MOSFET bekerja pada titik-titik ekstrim dari kurva transfer. MOSFET off bila v. I < Vt → bekerja pada titiik antara X dan A dengan v. O = VDD. Saklar ‘on’ dengan v. I mendekati VDD → bekerja mendekati titik C dengan v. O sangat kecil. Jadi CS MOS dapat digunakan sebagai inverter logik dengan level tegangan ‘low’ mendekati o dan’high’ mendekati VDD. MOSFET Bekerja Sebagai Penguat Linier MOSFET sebagai penguat → bekerja di daerah jenuh. MOSFET diberi bias dc pada titik di tengah-tengah kurva. Titik ini disebut titik kerja atau quiescent point. Sinyal tegangan yang akan diperkuat, ditumpangkan pada tegangan dc VIQ. (lihat gambar 26(c)). Syarat linier: vi harus dijaga tetap kecil 59

Faktor penguatan: Cara memilih titik kerja. VDSQ harus lebih kecil dari VDD dan lebih besar dari VOB sehingga dapat mengakomodasi harga simpangan maksimum dan simpangan minimum dari tegangan keluaran. Jika VDSQ terlalu dekat dengan VDD, harga simpangan maksimum sinyal keluaran akan ‘terpotong’ (clipped off). Pada keadaan ini dikatakan penguat tidak mempunyai cukup ‘headroom’. Jika VDSQ terlalu dekat dengan batas trioda, harga simpangan minimum sinyal keluaran akan terdistorsi. Pada keadaan ini dikatakan penguat tidak mempunyai cukup ‘legroom’. 60

Gambar 27. Dua garis beban dan titik kerjanya. Titik Q 1 terlalu dekat dengan VDD, dan titik Q 2 terlalu dekat dengan batas daerah trioda. 61

Karakteristik transfer secara analisis. Daerah cutoff, segmen XA: v. I ≤ Vt dan v. O = VDD Daerah jenuh, segmen AQB: v. I ≥ Vt dan v. O ≥ v. I – Vt. asumsikan λ = 0 62

Jadi penguatan tegangan sebanding dengan harga RD, parameter transkonduktansi kn’ = μn. COX, ‘aspect ratio’ dari transistor W/L, dan tegangan ‘overdrive’ pada titik bias VOV = VIQ – Vt Pada titik Q: v. I = VIQ dan v. O = VOQ, VIQ – Vt = VOV, jadi Pada titik ujung daerah jenuh: VOB =VIB – Vt Daerah trioda, segmen BC v. I ≥ Vt dan v. O ≤ v. I - Vt 63

Untuk v. O yang kecil, MOSFET bekerja sebagai resistansi r. DS (yang harganya ditentukan oleh v. I). Biasanya r. DS << RD, jadi 64

Contoh numerik: Pada rangkaian pada gambar (a), kn’(W/L) = 1 m. A/V 2, Vt = 1 V, RD = 18 kΩ dan VDD = 10 V Jawab: a) Titik X: b) Titik A: c) Titik B: v. I = 0 V; v. O = 10 V v. I = 1 V; v. O = 10 V v. I = VIB = VOB + Vt = VOB + 1 Masukan v. O = VOB pada persamaan di atas 9 VOB 2 + VOB – 10 = 0 VO = 1 V VI = 1 + 1 = 2 V d)Titik C: gunakan persamaan berikut: 65

Kemudian beri. bias agar penguat bekerja pada titik kerja yang benar pada segmen daerah jenuh. Pada daerah ini v. O = 1 – 10 V. Dipilih titik kerja pada VOQ = 4 V. Titik ini memungkinkan simpangan tegangan yang cukup pada kedua arah dan memberikan penguatan tegangan yang lebih besar dibandingkan dengan titik kerja yang terletak di tengah-tengah daerah jenuh (misal pada VOQ = 5, 5 V). Agar penguat bekerja pada tegangan keluaran dc = 4 V arus drain : Tegangan overdrive VOV: Jadi MOSFET harus bekerja pada: VGS = Vt + VOV = 1, 816 V 66

Penguatan tegangan pada titik kerja ini: AV = - 18 x 1 x (1, 816 – 1) = -14, 7 V/V Dipasangkan sinyal masukan gelombang segitiga, vi = 150 m. V (peak-to-peak) yang ditumpangkan pada tegangan bias dc VGSQ = 1, 816 V seperti pada gambar di bawah ini Gambar 28. Contoh soal 67

VGS terletak antara 1, 741 V dan 1, 891 V. Arus ID pada : v. GS = 1, 741 → i. D= ½ x 1 x (1, 741 – 1)2 = 0, 275 V v. GS = 1, 816 → i. D= ½ x 1 x (1, 816 – 1)2 = 0, 333 V v. GS = 1, 891 → i. D= ½ x 1 x (1, 891 – 1)2 = 0, 397 V Catatan: perbedaan pada arah negatif = (0, 333 – 0, 275) = 0, 058 m. A dan perbedaan pada arah positif = (0, 397 – 0, 333) = 0, 064 m. A. Perbedaan ini tidak sama karena kurva i. D – v. GS tidak linier sempurna. Tegangan keluaran pada: v. GS = 1, 741 → i. D= 0, 275 V → v. O = 10 – 0, 275 x 18 = 5, 05 V v. GS = 1, 891 → i. D= 0, 397 V → v. O = 10 – 0, 397 x 18 = 2, 85 V Jadi perbedaan pada arah positif = 1, 05 V, sedangkan perbedaan pada arah negatif = 1, 15 V yang diakibatkan karena ketidaklinieran karakteristik transfer. Distorsi non linier v. O dapat dikurangi dengan mengurangi amplitudo sinyal masukan. Catatan: pilihlah titik kerja di tengah-tengah daerah jenuh, agar terjamin transistor tetap bekerja di daerah jenuh dan distorsi non linier bisa diminimalkan. 68

Gambar 28 (b). Contoh soal 69

Bias pada rangkaian penguat. Bias dengan menetapkan VGS Cara yang paling mudah untuk memberi bias pada sebuah MOSFET ialah dengan menetapkan harga VGS pada suatu harga untuk mendapatkan harga ID yang diinginkan. Cara ini bukan cara yang baik untuk memberi bias pada MOSFET. Perhatikan: Harga ID tergantung dari harga Vt, COX, dan W/L Vt dan μn tergantung pada suhu. Jadi jika harga VGS tetap, harga ID sangat tergantung dari suhu. Perhatikan gambar berikut ini. 70

Gambar 29. Penggunaan fixed bias pada jenis divais yang sama. 71

Bias dengan menetapkan VGS dan menghubungkan sebuah resistansi pada source Gambar 30. Pemberian tegangan bias tetap, VG dan sebuah resistor pada source. (a). Rangkaian dasar (b). Pengurangan perubahan pada ID 72

Gambar 30(a) menunjukkan salah satu cara pemberian bias untuk MOSFET diskrit yaitu dengan memberikan tegangan dc pada gate, VG, dan sebuah resistansi pada source. VG = VGS + RSID Jika VG >> VGS, ID ditentukan oleh VG dan RS. Jika VG tidak terlalu besar dibandingkan VGS, resistor RS memberikan umpan balik negatif. yang berperan untuk menstabilkan harga ID. Pada persamaan di atas: VG konstan → jika ID naik → VGS harus turun → ID akan turun. Jadi RS bekerja untuk menjaga kestabilan ID. RS disebut degeneration resistance. 73

Contoh implementasi teknik ini: Gambar 30(c) Implementasi praktis dengan menggunakan satu catu daya (d) Penggunakan kapasitor coupling, CC antara sumber sinyal ke gate 74 (e) Implementasi praktis dengan dua catu daya

Rangkaian pada gambar 30(c) mendapatkan tegangan VG dari sebuah catu daya VDD melalui sebuah pembagian tegangan (RG 1 dan RG 2) Karena i. G = 0, RG 1 dan RG 2 dapat dipilih besar sekali (orde MΩ), sehingga MOSFET nampak mempunyai resistansi masukan yang besar. Jadi sumber sinyal dapat terhubung ke gate melalui kapasitor penghubung (coupling capacitor), seperti terlihat pada gambar 30(d). Kapasitor CC 1 mem-blok dc sehingga memungkinkan untuk menghubungkan sinyal vsig ke masukan penguat tanpa mengganggu titik bias dc dari MOSFET. Harga CC 1 dipilih cukup besar sehingga dapat dianggap sebagai hubung singkat untuk semua frekuensi sinyal yang diinginkan. RD dipilih sebesar mungkin untuk memperoleh penguatan yang besar tetapi cukup kecil untuk memungkinkan simpangan sinyal pada drain dengan menjaga MOSFET tetap dalam keadaan jenuh. 75

Rangkaian pada gambar 30(e) adalah contoh pemakaian dua catu daya untuk memberikan bias pada MOSFET. Rangkaian ini adalah implementasi dari persamaan di atas dengan menggantikan VG dengan Vss. RG membuat ‘ground’ dc pada gate dan memberikan resistansi masukan yang tinggi yang dapat dihubungkan ke sumber sinyal yang akan terhubung ke gate melalui sebuah kapasitor penghubung. 76

Contoh soal: Rancanglah rangkaian pada gambar 30(c) untuk mendapatkan arus drain dc ID = 0, 5 m. A. MOSFET mempunyai Vt = 1 V dan kn’W/L = 1 m. A/V 2 (asumsikan λ = 0). VDD = 15 V. Hitung berapa % perubahan harga ID jika MOSFET diganti dengan MOSFET yang lain yang mempunyai kn’W/L yang sama tetapi Vt = 1, 5 V. Jawab: ‘rule of thumb’ untuk merancang rangkaian bias, pilihlah RD dan RS sehingga tegangan RD, tegangan pada transistor dan tegangan RS masing-masing adalah ⅓ tegangan VDD. Untuk VDD = 15 V, VD = +10 V dan VS = +5 V. Diketahui ID = 0, 5 m. A, maka: 77

VGS = Vt + VOV = 1 + 1 = 2 V VS = 5 V → VG = VS + VGS = 5 + 2 = 7 V Untuk mendapatkan VG = 7 V → dipilih RG 1 = 8 MΩ dan RG 2 = 7 MΩ. Gambar 31, Rangkaian contoh soal 78

VD = +10 V → simpangan maksimum sinyal positif +5 V (sampai VDD) dan simpangan maksimum sinyal negatif 4 V (sampai (VG – Vt)). Jika transistor NMOS diganti dengan NMOS yang mempunyai Vt = 1, 5 V: ID = ½ x 1 x (VGS – Vt)2 VG = VGS + IDRS 7 = VGS + 10 ID ID = 0, 455 m. A ∆ID = 0, 455 – 0, 5 = -0, 045 m. A = 9% 79

Bias menggunakan resistor umpan balik drain-ke-gate Gambar 32. Bias menggunakan resistor umpan balik drain-ke-gate Resistor RG (orde MΩ) menyebabkan tegangan dc pada gate (VG) sama dengan tegangan dc pada drain (VD) VGS = VDD – RDID VDD = VGS + RDID Jika ID meningkat → VGS akan menurun → ID menurun. Jadi umpan balik negatif melalui RG akan menjaga kestabilan harga ID. 80

Bias menggunakan sumber arus yang konstan. Gambar 33 (a) Pemberian bias dengan menggunakan sumber arus tetap Bias seperti pada gambar 33(a) biasa digunakan pada MOSFET yang diskrit. RG (dalam orde MΩ) membuat ground dc pada gate. RD akan membuat tegangan dc pada drain pada harga tertentu yang memungkinkan simpangan sinyal keluaran yang diinginkan dengan menjaga MOSFET tetap dalam keadaan jenuh. 81

Gambar 33(b) Implementasi sumber arus konstan dengan ‘current mirror’. Intinya adalah transistor Q 1 yang drain-nya dihubungkan ke gate-nya sehingga bekerja pada daerah jenuh. Dengan asumsi λ = 0 82

Arus drain Q 1 dicatu oleh VDD melalui resistor R. Arus melalui dianggap sebagai arus rujukann, IREF. Dengan harga parameter dari Q 1 dan IREF yang diinginkan, kedua persamaan di atas dapat digunakan untuk menghitung harga R. Pada transistor Q 2, harga VGS sama dengan VGS pada Q 1, Asumsikan bekerja pada daerah jenuh, arus drain yang sama dengan arus rujukan akan: Jadi perbandingan antara arus I dan arus rujukan sebanding dengan ‘aspect ratio’ dari Q 1 dan Q 2. Rangkaian ini dikenal dengan ‘current mirror’ 83

Cara kerja dan model sinyal kecil Gambar 34. Konsep rangkaian yang digunakan untuk mempelajari cara kerja MOSFET sebagai penguat sinyal kecil 84

Titik bias DC Arus bias dc ID diperoleh dengan men-set sinyal vgs = 0 Asumsikan λ = 0 VD = VDS = VDD – RDID Agar bekerja pada daerah jenuh: VD > VGS –Vt Arus sinyal pada terminal drain v. GS = VGS + vgs 85

Suku pertama dari persamaan itu adalah arus bias dc, ID. Suku kedua ada komponen arus yang sebanding dengan sinyal masukan vgs Suku ketiga sebanding dengan sinyal masukan kuadrat. Suku ini tidak diinginkan karena menunjukkan adanya distorsi non linier. Untuk mengurangi distorsi non linier, sinyal masukan harus dijaga tetap kecil, jadi: Jika keadaan ini terpenuhi, maka i. D ≈ I D + i d Parameter yang menghubungkan id dan vgs adalah transkonduktansi dari MOSFET (gm) 86

Gambar 35. Cara kerja sinyal kecil dari penguat MOSFET jenis enhancement gm adalah koefisien arah dari karakteristik i. D – v. GS pada titik bias atau titik kerja. 87

Penguatan tegangan Komponen sinyal dari tegangan drain Pengutan tegangan: Tanda negatif menunjukkan bahwa vd berbeda fasa 180° dengan vgs 88

Gambar 36. Tegangan total v. GS dan v. D untuk rangkaian pada gambar 34 Agar MOSFET selalu bekerja di daerah jenuh: Harga minimum dari v. D harus lebih kecil dari v. G, minimum sebesar Vt Harga maksimum dari v. D harus lebih kecil dari VDD 89

Pemisahan analisis DC dan analisis sinyal. Untuk sinyal kecil, besaran sinyal ditumpangkan pada besaran dc. Misal: arus total pada drain i. D sama dengan arus dc ID ditambah arus sinyal id. Tegangan total pada drain v. D = VD + v d Jadi untuk menyederhanakan analisis dapat dipisahkan analisis dc dan analisis sinyal kecil. Caranya: – cari titik kerja dan hitung semua komponen dc. – lakukan analisis sinyal kecil 90

Model rangkaian ekivalen sinyal kecil. Gambar 37(a). Model sinyal kecil untuk MOSFET dengan mengabaikan ‘channel length modulation’ (b) Memasukkan pengaruh ‘channel length modulation’ 91

Model rangkaian ekivalen sinyal kecil. Dilihat dari sisi sinyal, MOSFET berperan sebagai sumber arus yang dikendalikan oleh tegangan (VCCS) dengan sinyal masukan vgs antara gate dan source dan menghasilkan arus gmvsg antara drain dan source. Resistansi masukan sangat tinggi (ideal: ∞); resistansi keluaran juga sangat tinggi (asumsikan: ∞) Gambar 37(a) adalah model rangkaian pengganti MOSFET untuk sinyal kecil. Dalam analisis sinyal kecil: semua sumber tegangan dc diganti dengan hubung singkat dan semua sumber arus dc diganti dengan hubung terbuka. Pada gambar 37(a) diasumsikan arus drain pada keadaan jenuh tidak tergantung dari tegangan drain. Kenyataannya arus drain tergantung dari tegangan drain. Hubungan ini dinyatakan dengan adanya resistansi antara drain dan source. 92

VA = 1/λ Model rangkaian yang lebih akurat terlihat pada gambar 34(b). Catatan: gm dan ro tergantung pada titik bias dc dari MOSFET 93

Transkonduktansi gm gm sebanding dengan kn’=μn. COX dan perbandingan W/L. Jadi untuk mendapatkan gm yang besar, divais harus pendek dan lebar. gm juga sebanding dengan VOV = VGS – Vt. Catatan: jika VGS dinaikkan → mengurangi simpangan tegangan sinyal pada drain. 94

Contoh soal: Gambar 39 Contoh soal rangkaian penguat Gambar 39(a) menunjukkan sebuah penguat MOSFET CS yang mempunyai bias umpan balik drain ke gate. Sinyal input, vi dihubungkan ke gate melalui kapasitor yang besar. Sinyal keluaran pada drain dihubungkan ke beban RL melalui sebuah kapasitor besar lainnya. Transistor mempunyai Vt = 1, 5 V, kn’(W/L) = 0, 25 m. A/V 2 dan VA = 50 V. Hitunglah penguatan tegangan sinyal kecil, resistansi masukan dan sinyal masukan maksimum. Anggap kapasitor penghubung cukup besar sehingga akan menjadi hubung singkat untuk frekuensi sinyal yang diinginkan 95

Jawab: Tentukan titik kerja dc: ID = ½ x 0, 25 (VGS – 1, 5)2 Arus dc pada gate = 0 → tidak ada penurunan tegangan pada RG → VGS = VD ID = ½ x 0, 25 (VD – 1, 5)2 VD = 15 – RDID ID = 1, 06 m. A dan VD = 4, 4 V Gambar (b) : rangkaian pengganti sinyal kecil dari penguat. Kapasitor penghubung diganti dengan hubung singkat, dan catu daya dc diganti dengan hubung singkat ke ground. Karena RG besar sekali (10 MΩ), arus yang melewatinya dapat diabaikan. 96

Gambar 39(b) Model rangkaian pengganti vo ≈ - gmvgs (RD//RL//ro) vgs = vi Av = vo/vi = - gm(RD//RL//ro) = - 0, 725(10//47) = -3, 3 V/V 97

Harga maksimum amplitudo vi agar MOSFET bekerja di daerah jenuh: v. DS ≥ v. GS – Vt v. DSmon = v. GSmax – Vt Catatan: pada arah negatif, amplitudo sinyal masukan: v. GSmin = 4, 4 – 0, 34 = 4, 06 V lebih besar dari Vt, jadi transistor tetap ‘on’ 98

Model Rangkaian Ekivalen T Gambar 39 Model rangkaian pengganti T untuk MOSFET 99

Gambar 39(a): rangkaian ekivalen sinyal kecil tanpa ro. Gambar 39(b): ditambahkan sumber arus gmvgs seri dengan sumber arus semula. Gambar 39(c): dibuat node baru, X, antara kedua sumber arus dan dihubungkan dengan terminal gate, G. Di sini ada sumber arus gmvgs di antara tegangan vgs. Sumber arus ini dapat digantikan dengan sebuah resistansi, 1/gm. Gambar 39(d): rangkaian ekivalen T dengan ig = 0, id = gmvgs dan is = vgs/(1/gm) = gmvgs. Catatan: resistansi antara gate dan source, dilihat ke arah gate adalah tidak terhingga. 100

Gambar 40(a): jika ada ro di antara drain dan source. Gambar 40(b): model T alternatif dimana sumber arus yang dikendalikan tegangan (VCCS) diganti dengan sumber arus yang dikendalikan arus (CCCS) 101

Pemodelan ‘Body effect’ Pada MOSFET body effect terjadi bila substrate tidak dihubungkan dengan source. Untuk kanal n, substrate akan dihubungkan dengan ground, sedangkan source tidak terhubung dengan ground, sehingga ada tegangan vbs antara substrate dan source. Pada kondisi ini substrate beperan seperti gate kedua atau backgate untuk MOSFET. Jadi sinyal vbs akan menambah sebuah komponen pada arus drain, gmbvbs. gmb disebut transkonduktansi body. i. D tergantung dari Vt dan Vt tergantung dari VBS. gmb = χgm Harga χ biasanya antara 0, 1 – 0, 3 102

Gambar 41(b) adalah model sinyal kecil NMOS yang dipakai jika substrate tidak dihubungkan dengan source. Untuk PMOS, modelnya sama seperti di atas, hanya yang dipakai |VGS|, |Vt|, |VOV|, |VA|, |VSB|, |γ|, |λ| dan menggantikan kn’ dengan kp’. 103

Ringkasan Model rangkaian pengganti sinyal kecil untuk MOSFET. Transistor NMOS: • Transkonduktansi • Resistansi keluaran • Transkonduktansi body Transistor PMOS Semua persamaan untuk NMOS dapat dipakai untuk PMOS dengan menggunakan |VGS|, |Vt|, |VOV|, |VA|, |VSB|, |γ|, |λ| dan menggantikan μn dengan μp. 104

Model rangkaian pengganti sinyal kecil tanpa body effect (|VSB| = 0) Model rangkaian pengganti sinyal kecil tanpa body effect (|VSB| ≠ 0) 105

Penguat MOSFET Satu Tingkat Pada bagian ini yang akan dibahas adalah rangkaian penguat diskrit dari MOSFET dimana source selalu dihubungkan dengan substrate. Oleh karena itu pengaruh body effect tidak akan diperhitungkan. Dan juga dalam beberapa rangkaian ro akan diabaikan. Struktur Dasar. Gambar 42. Struktur dasar rangkaian penguat diskrit yang menggunakan MOSFET 106

Parameter Karakteristik Penguat Rangkaian: Definisi: • Resistansi masukan tanpa beban • Resistansi masukan 107

• Penguatan tegangan hubung terbuka: • Penguatan tegangan: • Penguatan arus hubung singkat: • Penguatan arus: • Transkonduktansi hubung singkat: 108

• Resistansi keluaran dari penguat • Resistansi keluaran 109

• Penguatan tegangan hubung terbuka menyeluruh • Penguatan tegangan menyeluruh Rangkaian pengganti A. 110

B C 111

Persamaan: 112

Contoh soal: Sebuah penguat transistor dicatu dengan sebuah sumber sinyal yang mempunyai tegangan hubung singkat, vsig = 10 m. V dan resistansi dalam Rsig = 100 kΩ. Tegangan vi pada masukan penguat dan tegangan keluaran vo diukur dengan dan tanpa resistansi beban RL = 10 kΩ terhubung ke keluaran penguat, Hasil ukur itu sbb: vi (m. V) vo (m. V) Tanpa RL 9 90 Dengan RL 8 70 Carilah: parameter penguat Jawab: Untuk RL = ∞ 113

Jika RL = 10 kΩ dihubungkan dengan keluaran penguat: 114

115

Dari rangkaian pengganti A: 116

Penguat Common-Source (CS) Gambar 43. Rangkaian penguat ‘common source’ Sinyal yang akan diperkuat adalah tegangan masukan vsig, yang mempunyai resistansi masukan Rsig. CC 1 berfungsi untuk memblok dc dari sinyal masukan, sehingga tidak mengganggu bias dc. Kapasitor ini disebut ‘coupling capacitor’ Bila sumber sinyal dapat memberikan jalur dc ke ‘ground’, gate dapat dihubungkan langsung dengan sumber tegangan. Dalam hal ini RG dan CC 1 dapat dihilangkan 117

Cs adalah kapasitor bypass yang fungsinya untuk membypass resistansi keluaran dari sumber arus I. Kapasitor ini juga membuat ‘ground’untuk siinyal atau ‘ac ground’. CC 2 adalah ‘coupling capacitor’ yang menghubungkan sinyal keluaran dengan beban RL, jadi vo = vd. RL dapat berupa resistansi beban atau resistansi masukan dari tingkat penguat berikutnya bila penguat yang akan dianalisa adalah satu penguat dari rangkaian penguat bertingkat. Untuk menentukan karakteristik dari penguat CS yaitu resistansi masukan, penguatan tegangan dan resistansi keluaran, gunakan rangkaian pengganti sinyal kecil, seperti pada gambar (b). 118

Gambar 43(b). Rangkaian ekivalen penguat untuk analisis sinyal kecil Penguat ini bersifat unilateral. Oleh karena itu Rin tidak tergantung dari RL, jadi Rin = Ri. Dan Rout tidak tergantung dari Rsig, jadi Rout = Ro. Analisis: 119

Penguatan menyeluruh dari sumber sinyal sampai beban: Untuk menentukan resistansi keluaran penguat, vsig diset = 0. Jadi vsig dihubung singkat. ro >> RD → pengaruh ro dalam penguatan tegangan sedikit berkurang dan adanya penurunan pada Rout 120

Gambar 43(c) Model sinyal kecil MOSFET yang diterapkan langsung pada rangkaian yang memakai simbol MOSFET. 121

Penguat Common-Source dengan Resistansi Source Gambar 44(a) Penguat ‘common source’ dengan resistansi Rs pada source 122

Gambar 44(b): Transistor diganti dengan rangkaian pengganti model T Untuk rangkaian yang mempunyai resistansi yang terhubung source, rangkaian pengganti yang digunakan adalah rangkaian pengganti model T, karena resistansi source akan tampak seri dengan. 1/gm Rin = Ri = RG 123

Keuntungan menggunakan RS : • Harga RS dapat digunakan untuk mengendalikan besaran sinyal vgs dan memastikan bahwa vgs tidak terlalu besar. • Memperlebar ‘bandwidth’ RS berperan sebagai umpan balik negatif. Kelemahan menggunakan RS : penurunan penguatan tegangan. RS mengurangi id dengan faktor (1 + gm. RS) 124

RS mengurangi penguatan tegangan dengan faktor (1+gm. RD) → ‘source degeneration resistance’ Penguatan dari gate ke drain adalah perbandingan antara resistansi total pada drain, (RD//RL), dengan resistansi total pada source [(1/gm) + RS] 125

Penguat Common-Gate Gambar 45 (a) Rangkaian penguat ‘common gate’ 126

Pada penguat Common-Gate (CG) gate dihubungkan ke ground. Sinyal masukan dipasangkan di source dan sinyal keluaran diambil dari drain, dan gate merupakan terminal bersama masukan dan keluaran. Gate dihubungkan ke ground: • tegangan ac dan dc sama dengan nol, • resistor RG = 0 Kapasitor CC 1 dan CC 2 mempunyai fungsi yang sama seperti pada penguat CS Rangkaian pengganti untuk sinyal kecil menggunakan model T. Model rangkaian pengganti ini dapat dilihat pada gambar (b). Pada rangkaian pengganti ini tidak ada ro. Resistansi masukan: 127

Gambar 45(b) Rangkaian ekivalen sinyal kecil untuk rangkaian pada gambar 45(a) Karena rangkaian adalah unilateral: Rin tidak tergantung dari RLdan Rin = Ri. Karena gm pada orde 1 m. A/V, resistansi masukan dari penguat CG relatif rendah (pada orde 1 kΩ) dan jauh lebih rendah dibandingkan dengan resistansi masukan pada penguat CS. Selanjutnya kehilangan sinyal yang cukup besar terjadi pada ‘coupling’ sinyal ke masukan penguat CG, karena 128

Untuk menjaga agar kehilangan kekuatan sinyal tetap kecil, resistansi sinyal, Rsig harus kecil. 129

• Penguat CG: non iverting • Resistansi masukan CG rendah • Penguatan tegangan penguat CG lebih kecil dibandingkan CS dengan faktor (1 + gm. Rsig) Perhatikan gambar (c): penguat CG dicatu dengan sumber arus sinyal isig yang mempunyai resistansi dalam Rsig. Ini adalah rangkaian ekivalen Norton dari sumber sinyal yang dipakai pada gambar (a). 130

Gambar 45(c). Penguat common gate dicatu dengan sinyal masukan Rsig >> 1/gm, jadi 131

Rangkaian mempunyai resistansi masukan yang relatif kecil, gm, ke sumber arus sinyal masukan, sehingga menghasilkan peredaman sinyal yang sangat kecil pada masukan. MOSFET akan menghasilkan kembali arus ini pada terminal drain pada resistansi keluaran yang lebih tinggi. Rangkaian berperan sebagai penguat arus penguatan tunggal (unity-gain current amplifier) atau current follower. Inilah pemakaian CG yang paling populer yang dapat dipakai pada rangkaian ‘cascode’. Penggunaan lainnya dari CG: memanfaatkan kinerjanya pada frekuensi tinggi, Resistansi masukan yang kecil dapat merupakan keuntungan dalam pemakaian pada frekuensi sangat tinggi, dimana hubungan sinyal masukan dapat disamakan dengan sebuah saluran transmisi dan 1/gm resistansi masukan dari penguat CG dapat berfungsi sebagai resistansi terminasi dari saluran transmisi. 132

Penguat Common-Drain atau Source-Follower Input: antara gate dan drain Output: antara source dan drain Gambar 46(a) Penguat ‘common drain’ atau ‘source follower Karena drain berfungsi sebagai ground dari sinyal, maka tidak ada RD. Sinyal masukan dihubungkan ke gate MOSFET melalui CC 1 dan keluaran pada source MOSFET dihubungkan ke resistor beban RL melalui CC 2. 133

Karena RL terhubung seri dengan terminal source, maka rangkaian pengganti model T yang digunakan, seperti yang terlihat pada gambar 46(b) Gambar 46(b) Rangkaian pengganti sinyal kecil 134

Biasanya ro >> 1/gm, sehingga penguatan tegangan hubung terbuka dari gate ke source, Avo, hampir sama dengan satu (unity). Jadi tegangan pada source mengikuti tegangan pada gate. Oleh karena itu rangkaian ini juga disebut ‘source follower’. Pada rangkaian diskrit, ro >>RL, jadi: 135

Gambar 46(c) analisis rangkaian yang dilakukan langsung pada rangkaian source follower Penguatan tegangan menyeluruh: Gv mendekati satu untuk RG>>Rsig, ro>>1/gm dan ro>>RL 136

Gambar 46(d) Rangkaian untuk menentukan resistansi keluaran Rout 137

Walaupun source-follower mempunyai umpan balik dalam yang besar, Rin tidak tergantung dari RL (Ri = Rin) dan Rout tidak tergantung dari Rsig (Ro = Rout). Kesimpulan: • Source follower mempunyai: – Resistansi masukan yang sangat besar – Resistansi keluaran yang relatif kecil – Penguatan yang mendekati satu • Dipakai sebagai ‘unity-gain voltage buffer amplifier’ yaitu menghubungkan sumber sinyal tegangan yang mempunyai besaran yang cukup besar tetapi mempunyai resistansi dalam yang sangat tinggi ke resistansi beban yang rendah. • Dipakai sebagai tingkat keluaran pada penguat bertingkat yang fungsinya memberikan penguat secara keseluruhan resistansi keluaran yang rendah sehingga memungkinkan untuk mencatu arus beban yang besar tanpa menghilangkan penguatan. 138

Ringkasan dan Perbandingan Karakteristik Penguat DIskrit MOS Satu Tingkat Common Source 139

Common Source dengan Resistansi Source ro diabaikan: 140

Common Gate ro diabaikan: 141

Common-Drain atau Source Follower 142

Kesimpulan: 1. Konfigurasi CS adalah konfigurasi yang terbaik 2. 3. 4. untuk mendapatkan penguatan yang besar. Dengan adanya RS pada source, CS mendapatkan berbagai perbaikan, antara lain penambahan lebar bidang frekuensi, tetapi penguatannya akan berkurang Penguat CG mempunyai resistansi masukan yang kecil, kinerja yang baik sekali pada frekuensi tinggi dan penguatan tunggal (unity gain). Banyak dipakai pada penguat ‘cascode’. Pemakaian source follower atau CD adalah sebagai buffer tegangan yang menghubungkan sumber dengan resistansi tinggi ke beban yang mempunyai resistansi rendah dan sebagai tingkat keluaran dari penguat bertingkat. 143

CMOS Digital Logic Inverter Gambar 47 Inverter CMOS terdiri dari 2 jenis MOSFET enchancement yang ‘matched’, QN dari jenis –n dan QP dari jenis –p. Body dari masing-masing transistor dihubungkan ke masing-masing source sehingga tidak ada ‘body-effect’ 144

Cara Kerja Rangkaian Gambar 48 Cara kerja inverter CMOS jika vi tinggi (a) Rangkaian dengan vi = VDD (level logika 1) (b) Konstruksi grafis untuk menentukan titik kerja (c) Rangkaian pengganti. 145

Gambar 48 menunjukkan keadaan ketika vi = VDD, terlihat kurva karakteristik untuk QN dengan v. GSN = VDD (i. D = i dan v. DSN = v. O. ) Pada kurva karakteristik QN ditumpangkan kurva beban, yaitu kurva i. D – v. SD dari QP untuk kasus v. SGP = 0 V. Karena v. SGP < |Vt|, kurva beban merupakan garis lurus horizontal dengan level arus hampir nol. Titik kerja adalah perpotongan antara kedua kurva. Terlihat bahwa tegangan keluaran hampir nol ( < 10 m. V) dan arus yang melalui kedua divais juga hampir nol. Ini berarti disipasi daya pada rangkaian kecil sekali (< 1 μW) Catatan: walaupun QN bekerja dengan arus hampir nol dan tegangan drain-source juga nol, titik kerja berada pada segmen yang tajam pada kurva karakteristik i. D – v. DS. Sehingga QN menyediakan jalur beresistansi rendah antara terminal keluaran dan ground. Besarnya resistansi tersebut adalah Gambar 48(c) menunjukkan rangkaian ekivalen dari inverter jika masukan tinggi. v. O ≡ VOL = 0 V dan disipasi daya = 0 146

Gambar 49 Cara kerja inverter CMOS jika vi rendah (a) Rangkaian dengan vi = 0 V (level logika 0) (b) Konstruksi grafis untuk menentukan titik kerja (c) Rangkaian pengganti. 147

Gambar 49 menunjukkan keadaan ketika vi = 0 V. Karakteristik i. D – v. DS nya hampir merupakan garis lurus horizontal dengan level arus hampir nol. Kurva beban adalah karakteristik i. D – v. SD dari divais kanal –p dengan v. SGP = VDD. Terlihat pada gambar, pada itik kerja tegangan keluaran hampir sama dengan VDD ( 10 m. V lebih rendah dari VDD) dan arus yang melalui kedua divais juga hampir nol. Ini berarti disipasi daya pada rangkaian kecil sekali (< 1 μW) Di sini QP menyediakan jalur beresistansi rendah antara terminal keluaran dan catu dc VDD. Besarnya resistansi tersebut adalah Gambar 49(c) menunjukkan rangkaian ekivalen dari inverter jika masukan rendah. v. O ≡ VOH = VDD dan disipasi daya = 0 QN disebut juga ‘pull down’ divais karena dapat menarik arus beban yang relatif besar, sehingga menarik tegangan keluaran turun menuju nol QP disebut juga ‘pull up’ divais karena dapat memberikan arus beban yang relatif besar, sehingga menarik tegangan keluaran naik menuju VDD 148

Kesimpulan: 1. Tegangan keluaran adalah 0 dan VDD, jadi simpangan sinyal maksimum → noise margin yang lebar. 2. Disipasi daya statik untuk kedua keadaan sama dengan nol 3. Ada jalur antara terminal keluaran dengan ground (pada keadaan keluaran rendah) dan dengan VDD (pada keadaan keluaran tinggi). Jalur beresistansi rendah ini menjamin bahwa tegangan keluaran 0 V dan VDD tidak tergantung harga perbandingan W/L atau parameter divais lainnya. Resistansi keluaran yang rendah membuat inverter kurang sensitif terhadap efek derau dan gangguan lainnya. 4. Divais pull-up dan pull-down memberikan inverter kemampuan ‘driving’ yang tinggi pada kedua keadaan. 5. Resistansi masukan inverter adalah tidak terhingga (i. G = 0). Jadi inverter dapat men-drive sejumlah inverter sejenis tanpa berkurangnya level sinyal, tetapi akan mempengaruhi kecepatan waktu perubahan (switching time). 149

The Voltage Transfer Characteristic Untuk QN Untuk QP Inverter CMOS biasanya dirancang untuk mempunyai Vtn = |Vtp| = Vt dan kn’(W/L)n = kp’(W/L)p. 150

Catatan: μp = 0, 3 – 0, 5 μn, jadi untuk membuat k’(W/L) kedua divais sama, maka lebar divais kanal –p dibuat dua atau tiga kali lebar divais kanal –n. Dengan k’(W/L) kedua divais sama maka inverter akan mempunyai karakteristik transfer yang simetris dan kemampuan current-driving yang sama untuk kedua arah (pull-up dan pull-down) Dengan QN dan QP ‘matched’, inverter CMOS mempunyai VTC seperti pada gambar 50. Seperti yang terlihat, kurva VTC mempunyai 5 segmen yang berhubungan dengan kombinasi mode operasi yang berbeda. dari QN dan QP. Segmen BC: QN dan QP bekerja pada daerah jenuh. Karena resistansi keluaran pada keadaan jenuh yang terbatas diabaikan, maka inverter mempunyai penguatan tidak terhingga pada segmen ini. Dari sifat simetris, segmen vertikal terjadi pada v. I = VDD/2 dan batas-batasnya adalah v. O(B) = VDD/2 + Vt dan v. O(C) = VDD/2 - Vt 151

Gambar 50. Voltage Transfer Characteristic dari Inverter CMOS 152

Selain VOL dan VOH, ada dua titik lagi pada kurva yang menentukan ‘noise margin’ dari inverter, yaitu, VIL dan VIH. Kedua titik ini didefinisikan sebagai titik di mana penguatan sama dengan satu. Untuk menentukan VIH: QN pada daerah trioda dan QP pada daerah jenuh. VIL dapat ditentukan dengan cara yang sama, sehingga diperoleh persamaan simetris: 153

Noise margin dapat ditentukan sebagai berikut: Jadi, VTC yang simetris menghasilkan noise margin yang sama. Jika QN dan QP tidak matched, VTC tidak akan simetris dan noise margin tidak akan sama. 154

Operasi dinamik Kecepatan operasi sebuah sistem digital ditentukan oleh waktu tunda propagasi dari gerbang logika yang digunakan untuk membuat sistem tersebut. Karena inverter adalah gerbang logika dasar dari teknologi IC digital, waktu tunda propagasi inverter merupakan parameter dasar dalam menentukan karakteristik teknologi IC. Gambar 51 Operasi dinamik dari inverter CMOS dengan beban kapasitif (a) rangkaian (b) gelombang masukan dan keluaran 155

(c) Trayektori dari titik kerja bila input menuju level tinggi dan kapasitor dikosongkan (discharge) melalui QN (d) Rangkaian ekivalen selama kapasitor dikosongkan. Pada gambar 51(a) kapasitor C merupakan jumlah kapasitor dalam QN dan QP, kapasitor kawat interkoneksi antara keluaran inverter dan masukan dari gerbang logika lainnya dan kapasitor masukan total dari beban ini. Asumsikan inverter mempunyai masukan pulsa ideal (waktu naik dan turun sama dengan nol) dan inverter simetris. 156

Gambar 51(c) menunjukkan trayektori titik kerja pada saat pulsa masukan naik dari VOL= 0 V ke VOH = VDD pada waktu t = 0. Pada saat t = 0 -, tegangan keluaran sama dengan VDD dan kapasitor terisi (charged) sampai tegangan VDD. Pada t = 0, v. I naik menuju VDD → QP ‘off’. Dari sini rangkaian ekivalen seperti pada gambar 50(d) dengan harga awal v. O = VDD. Jadi titik kerja pada t = 0+ adalah titik E, dimana QN pada keadaan jenuh dan mengalirkan arus yang besar. Ketika C dikosongkan, arus pada QN tetap konstan sampai v. O = VDD – Vt (titik F). Sebutkan bagian selang pengosongan ini t. PHL 1: Setelah titik F, QN bekerja pada daerah trioda sehingga arus sama dengan 157

Bagian selang pengosongan ini dapat dinyatakan sebagai: Ganti i. DN dengan persamaan sebelumnya dan susun kembali persamaan diferensial, diperoleh: Untuk mendapatkan komponen waktu tunda t. PHL pada saat v. O menurun dari (VDD – Vt) ke titik 50%, v. O = VDD/2, intregrasikan kedua sisi persamaan. Sebutlah komponen waktu tunda ini t. PHL 2. Gunakan 158

Jadi: Jumlahkan kedua komponen t. PHL, maka diperoleh: Biasanya Vt ≈ 0, 2 VDD. maka Dengan cara yang sama akan diperoleh t. PLH: Waktu tunda propagasi sama dengan harga rata-rata dari t. PHL dan t. PLH 159

Untuk mendapatkan waktu tunda propagasi yang rendah, yang berarti kecepatan operasi yang lebih tinggi: -C harus minimum -Gunakan parameter transkonduktansi proses k’ yang lebih tinggi -Perbandingan W/L dari transistor harus lebih besar -VDD harus lebih tinggi. Aliran arus dan disipasi daya Gambar 52. Kurva arus-tegangan masukan pada inverter CMOS 160

Pada saat inverter CMOS berpindah posisi, arus mengalir melalui hubungan seri QN dan QP. Gambar 52 menunjukkan arus sebagai fungsi dari tegangan v. I. Arus mencapai puncaknya pada tegangan ambang perpindahan (switching threshold), Vth = v. I = v. O = VDD/2. Arus ini menyebabkan disipasi daya dinamik dalam inverter CMOS. Tetapi, komponen yang lebih penting dari disipasi daya dinamik adalah dari arus yang mengalir pada QN dan QP pada saat inverter diberi beban sebuah kapasitor C. Perhatikan gambar 51(a): Pada t = 0 -, v. O = VDD dan energi yang tersimpan pada kapasitor adalah ½ VDD 2. Pada t = 0, v. I naik menuju VDD, QP ‘off’ dan QN ‘on’. Transistor QN mengosongkan kapasitor, dan pada akhir selang pengosongan, tegangan kapasitor akan berkurang menuju nol. Jadi selama selang pengosongan, energi ½VDD 2 hilang dari kapasitor C dan didisipasikan pada transistor QN. Pada setengah perioda lainnya ketika v. I turun menuju nol. Transistor QN ‘off’ dan QP ‘on’ dan mengisi kapasitor. Arus yang dicatu oleh QP pada C adalah i yang datang dari catu daya VDD. Jadi energi yang diambil dari catu daya selama perioda pengisian: 161

Q = muatan yang disuplai ke kapasitor. Q = CVDD Jadi energi yang diambil dari catu daya sama dengan CVDD 2. Pada akhir selang pengisian, tegangan kapasitor akan menjadi VDD, jadi energi yang tersimpan pada kapasitor menjadi ½CVDD 2 Selama selang pengisian, setengah energi yang diambil dari catu daya, ½CVDD 2, didisipasikan pada QP. Dari penjelasan di atas terlihat pada setiap perioda ½CVDD 2, didisipasikan pada QN dan ½CVDD 2 didisipasikan pada QP. Jika inverter berpindah kondisi dengan kecepatan f siklus per detik, maka disipasi daya dinamik: Frekuensi kerja berkaitan dengan waktu tunda propagasi. Makin rendah waktu tunda propagasi, makin tinggi frekuensi kerja rangkaian dan makin tinggi disipasi daya pada rangkaian. Salah satu nilai yang mengukur kualitas rangkaian adalah delay-power product (DP) 162

DP = PDtp [joule] DP biasanya konstan untuk rangkaian digital dengan teknologi tertentu dan dapat dipakai untuk membandingkan teknologi yang berbeda. Makin kecil harga DP makin efektif teknologi yang digunakan. DP adalah energi yang didisipasikan pada satu siklus kerja. Jadi untuk CMOS dimana hampir semua disipasi daya adalah dinamik, DP = CVDD 2. 163

Ringkasan karakteristik penting dari sebuah inverter logika CMOS Resistansi keluaran gerbang • Ketika v. O rendah • Ketika v. O tinggi Tegangan ambang gerbang Titik pada VTC dimana v. I = v. O 164

Arus perpindahan daya disipasi Noise margin Untuk divais yang ‘matched’, yaitu Waktu tunda propagasi Untuk Vt ≈ 0, 2 VDD 165

MOSFET Jenis ‘Depletion’ Gambar 53(a): Lambang MOSFET jenis ‘depletion’ Gambar 53(b) Lambang MOSFET jenis ‘depletion’ dengan substrate terhubung ke source 166

MOSFET Jenis Depletion’ MOSFET jenis depletion mempunyai struktur yang mirip dengan jenis ‘enchancement’ dengan satu perbedaan utama yaitu MOSFET jenis depletion mempunyai kanal yang secara fisik dibuat pada substrate, Jadi tidak perlu menginduksi kanal, artinya tanpa ada v. GS, arus i. D akan mengalir jika ada v. DS. Kedalaman kanal dan konduktivitasnya dapat dikendalikan oleh v. GS. Jika v. GS positif, kanal akan semakin kuat dengan menarik elektron lebih banyak, jika v. GS negatif, kanal akan semakin dangkal dan konduktivitasnya menurun. Tegangan v. GS negatif mengurangi (deplete) pembawa muatan pada kanal dan mode ini disebut ‘depletion mode’. Semakin negatif v. GS, semakin berkurang pembawa muatan pada kanal, sehingga mencapai harga dimana kanal kehabisan semua pembawa muatannya dan i. D sama dengan nol walaupun v. DS tetap ada. Harga ini adalah harga tegangan ambang untuk MOSFET kanal –n jenis deplesi. 167

MOSFET jenis ‘depletion’ dapat bekerja dalam mode ‘enchancement’ dengan memasangkan tegangan v. GS positif dan dalam mode ‘depletion’ dengan memasangkan v. GS negatif. Karakteristik i. D – v. DS nya mirip dengan karakteristik i. D – v. DS hanya kanal –n jenis ‘depletion’ mempunyai Vt negatif. Gambar 54(a) Transistor dengan polaritas arus dan tegangan seperti yang tertera 168

Gambar 54(b) karakteristik i. D – v. DS 169

Gambar 54(c) i. D – v. DS pada keadaan jenuh baik dalam mode kerja ‘depletion’ dan ‘enchancement’. Gambar 54(b) adalah karakteristik i. D – v. DS dari MOSFET kanal –n jenis ‘depletion’ dengan Vt = - 4 V dan kn’(W/L) = 2 m. A/V 2. MOSFET jenis depletion akan bekerja: • di daerah trioda selama tegangan drain tidak melebihi tegangan gate sebanyak paling sedikit |Vt| • di daerah jenuh jika tegangan drain lebih tinggi dari tegangan gate sebanyak paling sedikit |Vt| 170

Gambar 54(c) menunjukkan karakteristik i. D – v. DS pada keadaan jenuh baik dalam mode kerja ‘depletion’ dan ‘enchancement’. Karakteristik arus – tegangan dari MOSFET jenis ‘depletion’ sama seperti karakteristik MOSFET jenis ‘enchancement’, hanya untuk MOSFET kanal –n jenis ‘depletion’ Vt negatif. Dan harga ID mencapai jenuh pada v. GS = 0 MOSFET jenis ‘depletion’ dapat dibuat pada chip yang sama seperti divais jenis ‘enchancement’. Transistor PMOS jenis ‘depletion’ mempunyai cara kerja seperti NMOS hanya saja semua tegangannya mempunyai polaritas yang berlawanan dengan tegangan pada NMOS. Dan pada divais kanal –p arus mengalir dari source ke drain. 171

Gambar 55 Level tegangan relatif pada terminal transistor NMOS jenis depletion 172

Gambar 56. Sketsa karakteristik i. D – v. DS untuk transistor MOSFET jenis depletion dan enhancement 173