MEMORIAS Externas HDD CD DVDs Internas Registros Cachs

  • Slides: 15
Download presentation
MEMORIAS Externas HDD CD, DVD’s … Internas Registros Cachés BIOS RAM

MEMORIAS Externas HDD CD, DVD’s … Internas Registros Cachés BIOS RAM

MEMORIAS

MEMORIAS

TIPOS SRAM (Static Random Access Memory) DRAM (Static Random Access Memory)

TIPOS SRAM (Static Random Access Memory) DRAM (Static Random Access Memory)

TIPOS SIMM (Single In-line Memory Module DIMM (Dual In-line Memory Module) RIMM (RAMBUS In-line

TIPOS SIMM (Single In-line Memory Module DIMM (Dual In-line Memory Module) RIMM (RAMBUS In-line Memory Module)

SIMM

SIMM

DIMM

DIMM

RIMM

RIMM

Funcionamiento Programas en ejecución- registros. Capacitador - carga. Estados lógico (‘ 1’, ‘ 0’)

Funcionamiento Programas en ejecución- registros. Capacitador - carga. Estados lógico (‘ 1’, ‘ 0’) - refresco.

DDR-SDRAM Basada en tecnología SDRAM. Método SDR (Tasa simple de transferencia de datos) Doble

DDR-SDRAM Basada en tecnología SDRAM. Método SDR (Tasa simple de transferencia de datos) Doble de transferencia, a misma frecuencia.

DDR 2 -SDRAM Velocidad doblemente superior a la DDR QDR(tasa cuádruple de transferencia de

DDR 2 -SDRAM Velocidad doblemente superior a la DDR QDR(tasa cuádruple de transferencia de datos)

Parámetros de RAM Sincronización de la memoria “ 2 -3 -3 -2” Demora de

Parámetros de RAM Sincronización de la memoria “ 2 -3 -3 -2” Demora de CAS o latencia de CAS Tiempo de precarga de RAS Demora de RAS a CAS Tiempo activo de RAS

ERRORES Duros Blandos

ERRORES Duros Blandos

BIT DE PARIDAD Paridad par Paridad impar Paso 1 El bit de paridad se

BIT DE PARIDAD Paridad par Paridad impar Paso 1 El bit de paridad se fija en uno (se activa), si los bits El bit de paridad se fija en uno si los bits de datos contienen un número par de unos. Por el contienen un número impar de unos, y se desactiva si su contrario, si el número es impar, se desactiva. número es par. Paso 2 Los 8 bits de datos y el de paridad se almacenan en DRAM Paso 3 Los datos son interceptados por el circuito de El proceso es análogo al de paridad par. La diferencia es paridad antes de ser enviados al procesador. que el dato se considera válido si el número de unos es par y erroneo en caso contrario. Si este circuito identifica un número impar de unos, los datos se consideran válidos. Se elimina el bit de paridad y se traspasan los bits de datos al procesador. Si el número de unos es par, el dato se considera erroneo y se genera un error de paridad.

Módulos de memoria ECC -"Error Checking and Correction" -Bits de control -2, 3, 4

Módulos de memoria ECC -"Error Checking and Correction" -Bits de control -2, 3, 4 bits, error de paridad

En cuanto a la verificación… “Tener en cuenta que la verificación de errores (ECC

En cuanto a la verificación… “Tener en cuenta que la verificación de errores (ECC o paridad) depende más del la placa-base (tipo de controlador de memoria utilizado) que de la memoria en sí. La memoria pone el almacenamiento, pero es el controlador el que decide como se utilizará. Generalmente para poder utilizar una memoria ECC es necesario un controlador que pueda utilizar esta tecnología. ” “En los sistemas Windows es frecuente que los errores de memoria en los momentos de carga del Sistema generen mensajes de aviso indicando que algún fichero importante está corrompido o falta, y debe reinstalarse el Sistema. En estos casos es imprescindible realizar un chequeo exhaustivo de la memoria antes de realizar ningún cambio en el