LOGO KIN TRC MY TNH Chng 4 B

LOGO KIẾN TRÚC MÁY TÍNH Chương 4: BỘ XỬ LÝ TRUNG T M (Central Processing Unit – CPU) Khoa khoa học máy tính 1/86

Chương 4. BỘ XỬ LÝ TRUNG T M 4. 1 Cấu trúc cơ bản của CPU 4. 2 Tập lệnh 4. 3 Hoạt động của CPU 4. 4 4. 5 Kiến trúc máy tính Các kỹ thuật tiên tiến của bộ xử lý Kiến trúc Intel 2 C 4. CPU

4. 1. Cấu trúc cơ bản của CPU Kiến trúc máy tính 3 C 4. CPU

4. 1. Cấu trúc cơ bản của CPU a. Đơn vị điều khiển (CU) u Chức năng: n n n Điều khiển nhận lệnh từ bộ nhớ đưa vào thanh ghi lệnh và tăng nội dung của PC để trỏ sang lệnh kế tiếp. Giải mã lệnh nằm trong thanh ghi lệnh để xác định thao tác cần thực hiện và phát ra tín hiệu điều khiển thực hiện lệnh đó. Nhận tín hiệu yêu cầu từ bus hệ thống và đáp ứng với các yêu cầu đó. Kiến trúc máy tính 4 C 4. CPU

4. 1. Cấu trúc cơ bản của CPU a. Đơn vị điều khiển (CU) u Mô hình kết nối của đơn vị điều khiển: Kiến trúc máy tính 5 C 4. CPU

4. 1. Cấu trúc cơ bản của CPU a. Đơn vị điều khiển (CU) u Các tín hiệu đưa đến đơn vị điều khiển: n Mã lệnh từ thanh ghi lệnh đưa đến để giải mã n Các cờ từ thanh ghi cờ cho biết trạng thái của CPU n n Xung clock từ bộ tạo xung bên ngoài cung cấp cho đơn vị điều khiển làm việc Các tín hiệu yêu cầu từ bus điều khiển Kiến trúc máy tính 6 C 4. CPU

4. 1. Cấu trúc cơ bản của CPU a. Đơn vị điều khiển (CU) u Các tín hiệu phát ra từ đơn vị điều khiển: n n Các tín hiệu điều khiển bên trong CPU: n Điều khiển các thanh ghi n Điều khiển hoạt động của ALU Các tín hiệu điều khiển bên ngoài CPU: n Điều khiển bộ nhớ chính n Điều khiển các module vào-ra Kiến trúc máy tính 7 C 4. CPU

4. 1. Cấu trúc cơ bản của CPU b. Đơn vị số học và logic (ALU) u Chức năng: Thực hiện các phép toán số học và các phép toán logic. n Số học: cộng, trừ, nhân, chia, tăng, giảm, đảo dấu, … n Logic: AND, OR, XOR, NOT, các phép dịch và quay bit Kiến trúc máy tính 8 C 4. CPU

4. 1. Cấu trúc cơ bản của CPU b. Đơn vị số học và logic (ALU) u Mô hình kết nối của ALU: Kiến trúc máy tính 9 C 4. CPU

4. 1. Cấu trúc cơ bản của CPU c. Tập thanh ghi (RF) c 1. Chức năng và phân loại c 2. Một số thanh ghi điển hình Kiến trúc máy tính 10 C 4. CPU

4. 1. Cấu trúc cơ bản của CPU c 1. Chức năng và phân loại u Chức năng: n n Là tập hợp các thanh ghi nằm trong CPU Chứa các thông tin tạm thời phục vụ cho hoạt động hiện tại của CPU. Kiến trúc máy tính 11 C 4. CPU

4. 1. Cấu trúc cơ bản của CPU Phân loại tập thanh ghi u Phân loại theo khả năng can thiệp của người lập trình: n Các thanh ghi không lập trình được: người lập trình không can thiệp được n Các thanh ghi lập trình được: người lập trình can thiệp được u Phân loại theo chức năng: n Thanh ghi địa chỉ: quản lý địa chỉ của ngăn nhớ hay cổng vào-ra n Thanh ghi dữ liệu: chứa các dữ liệu tạm thời hoặc kết quả trung gian phục vụ cho việc xử lý dữ liệu của CPU n Thanh ghi điều khiển và trạng thái: chứa các thông tin điều khiển và trạng thái của CPU n Thanh ghi lệnh: chứa lệnh đang được thực hiện n Thanh ghi đa năng: có thể chứa địa chỉ hoặc dữ liệu Kiến trúc máy tính 12 C 4. CPU

4. 1. Cấu trúc cơ bản của CPU c 2. Một số thanh ghi điển hình u Các thanh ghi địa chỉ n Bộ đếm chương trình (Program Counter – PC) n Con trỏ dữ liệu (Data Pointer – DP) n Con trỏ ngăn xếp (Stack Pointer – SP) n Thanh ghi cơ sở và thanh ghi chỉ số (Base Register & Index Register) u Các thanh ghi dữ liệu u Thanh ghi trạng thái Kiến trúc máy tính 13 C 4. CPU

4. 1. Cấu trúc cơ bản của CPU Các vùng nhớ cơ bản của CT u Chương trình đang thực hiện phải nằm trong bộ nhớ chính và nó chiếm 3 vùng nhớ cơ bản sau: n n n Vùng nhớ lệnh (Code): chứa các lệnh của chương trình. Vùng dữ liệu (Data): chứa dữ liệu của chương trình. Thực chất đây là nơi cấp phát các ngăn nhớ cho các biến nhớ. Vùng ngăn xếp (Stack): là vùng nhớ có cấu trúc LIFO (Last In First Out) dùng để cất giữ thông tin và sau đó có thể khôi phục lại. Thường dùng cho việc thực hiện các chương trình con. Kiến trúc máy tính 14 C 4. CPU

4. 1. Cấu trúc cơ bản của CPU Bộ đếm chương trình (PC) u Còn gọi là con trỏ lệnh (Instruction Pointer - IP) u Là thanh ghi chứa địa chỉ của lệnh tiếp theo sẽ được nhận vào. u Sau khi một lệnh được nhận vào thì nội dung của PC tự động tăng để trỏ sang lệnh kế tiếp nằm ngay sau lệnh vừa được nhận. Kiến trúc máy tính 15 C 4. CPU

4. 1. Cấu trúc cơ bản của CPU Minh họa hoạt động của PC Kiến trúc máy tính 16 C 4. CPU

4. 1. Cấu trúc cơ bản của CPU Thanh ghi con trỏ dữ liệu (DP) u Chứa địa chỉ của ngăn nhớ dữ liệu mà CPU muốn truy cập. u Thường có một số thanh ghi con trỏ dữ liệu. Kiến trúc máy tính 17 C 4. CPU

4. 1. Cấu trúc cơ bản của CPU Minh họa hoạt động của DP Kiến trúc máy tính 18 C 4. CPU

4. 1. Cấu trúc cơ bản của CPU Con trỏ ngăn xếp (SP) u Chứa địa chỉ của ngăn nhớ đỉnh ngăn xếp (ngăn xếp có chiều từ đáy lên đỉnh ngược với chiều tăng của địa chỉ) u Khi cất thêm một thông tin vào ngăn xếp: n Nội dung của SP tự động giảm n Thông tin được cất vào bắt đầu từ ngăn nhớ trỏ bởi SP u Khi lấy một thông tin ra khỏi ngăn xếp: n Thông tin được lấy ra bắt đầu từ ngăn nhớ trỏ bởi SP n Nội dung của SP tự động tăng u Khi ngăn xếp rỗng: SP trỏ vào đáy ngăn xếp Kiến trúc máy tính 19 C 4. CPU

4. 1. Cấu trúc cơ bản của CPU Minh họa hoạt động của SP Kiến trúc máy tính 20 C 4. CPU

4. 1. Cấu trúc cơ bản của CPU Thanh ghi cơ sở và thanh ghi chỉ số u Thanh ghi cơ sở: chứa địa chỉ của ngăn nhớ cơ sở (địa chỉ cơ sở). u Thanh ghi chỉ số: chứa độ lệch địa chỉ giữa ngăn nhớ mà CPU cần truy cập so với ngăn nhớ cơ sở (chỉ số). u Địa chỉ của ngăn nhớ cần truy cập = địa chỉ cơ sở + chỉ số Kiến trúc máy tính 21 C 4. CPU

4. 1. Cấu trúc cơ bản của CPU Minh họa thanh ghi cơ sở và chỉ số Kiến trúc máy tính 22 C 4. CPU

4. 1. Cấu trúc cơ bản của CPU Các thanh ghi dữ liệu u Chứa các dữ liệu tạm thời hoặc các kết quả trung gian phục vụ cho việc xử lý dữ liệu của CPU u Cần có nhiều thanh ghi dữ liệu u Các thanh ghi số nguyên: 8, 16, 32, 64 bit u Các thanh ghi số dấu chấm động Kiến trúc máy tính 23 C 4. CPU

4. 1. Cấu trúc cơ bản của CPU Thanh ghi trạng thái u Còn gọi là thanh ghi cờ (Flag Register) u Chứa các thông tin trạng thái của CPU n n Các cờ phép toán: biểu thị trạng thái của kết quả phép toán Các cờ điều khiển: điều khiển chế độ làm việc của CPU Kiến trúc máy tính 24 C 4. CPU

4. 1. Cấu trúc cơ bản của CPU Ví dụ cờ phép toán u Cờ Zero (ZF - cờ rỗng): được thiết lập lên 1 khi kết quả của phép toán vừa thực hiện xong bằng 0. u Cờ Sign (SF - cờ dấu): được thiết lập lên 1 khi kết quả của phép toán vừa thực hiện nhỏ hơn 0, hay nói cách khác, cờ Sign nhận giá trị bằng bit dấu của kết quả. u Cờ Carry (CF - cờ nhớ): được thiết lập lên 1 nếu phép toán xảy ra hiện tượng carry-out. u Cờ Overflow (OF - cờ tràn): được thiết lập lên 1 nếu phép toán xảy ra hiện tượng overflow. Kiến trúc máy tính 25 C 4. CPU

4. 1. Cấu trúc cơ bản của CPU Ví dụ cờ điều khiển u Cờ Interrupt (IF - cờ cho phép ngắt): n n Nếu IF = 1 thì CPU ở trạng thái cho phép ngắt với tín hiệu yêu cầu ngắt từ bên ngoài gửi tới. Nếu IF = 0 thì CPU ở trạng thái cấm ngắt với tín hiệu yêu cầu ngắt từ bên ngoài. Kiến trúc máy tính 26 C 4. CPU

4. 1. Cấu trúc cơ bản của CPU Bài tập u Giả sử có các biến nhớ a, b, c, d, e, f thuộc kiểu số nguyên có dấu 8 bit. Các biến a, b được gán giá trị như sau: a: =-58 b: =72 Hãy biểu diễn các phép tính sau đây dưới dạng số nhị phân và cho biết kết quả dạng thập phân cùng với giá trị của các cờ ZF, SF, CF, OF tương ứng. c: =a-b d: =a+b e: =b-a f: =-a-b Kiến trúc máy tính 27 C 4. CPU

4. 2. Tập lệnh a. Giới thiệu chung về tập lệnh b. Các kiểu thao tác điển hình c. Các phương pháp địa chỉ hóa toán hạng Kiến trúc máy tính 28 C 4. CPU

4. 2. Tập lệnh Giới thiệu chung về tập lệnh u Mỗi bộ xử lý có một tập lệnh xác định (mang tính kế thừa trong cùng một dòng họ). u Tập lệnh thường có hàng chục đến hàng trăm lệnh. u Mỗi lệnh là một chuỗi số nhị phân mà bộ xử lý hiểu được để thực hiện một thao tác xác định. u Các lệnh được mô tả bằng các kí hiệu gợi nhớ các lệnh hợp ngữ. Kiến trúc máy tính 29 C 4. CPU

4. 2. Tập lệnh Khuôn dạng của một lệnh máy u Mã thao tác (Operation Code - Opcode): mã hóa cho thao tác mà CPU phải thực hiện. u Tham chiếu toán hạng: mã hóa cho toán hạng hoặc nơi chứa toán hạng mà thao tác sẽ tác động. n n Toán hạng nguồn (Source Operand): dữ liệu vào của thao tác (CPU sẽ đọc) Toán hạng đích (Destination Operand): dữ liệu ra của thao tác (CPU sẽ ghi) Kiến trúc máy tính 30 C 4. CPU

4. 2. Tập lệnh Số lượng toán hạng trong lệnh u Ba toán hạng: n 2 toán hạng nguồn, 1 toán hạng đích n VD: c = a + b n Từ lệnh dài vì phải mã hóa địa chỉ cho cả 3 toán hạng n Thường được sử dụng trên các bộ xử lý tiên tiến u Hai toán hạng: n 1 toán hạng là toán hạng nguồn, toán hạng còn lại vừa là nguồn vừa là đích. n VD: a = a + b n Giá trị cũ của 1 toán hạng nguồn sẽ bị ghi đè bằng KQ n Rút gọn độ dài từ lệnh n Thường được dùng phổ biến Kiến trúc máy tính 31 C 4. CPU

4. 2. Tập lệnh Số lượng toán hạng trong lệnh u Một toán hạng: n Chỉ có 1 toán hạng được chỉ ra trong lệnh n Toán hạng còn lại được ngầm định, thường là thanh ghi (VD: thanh chứa – Accumulator) n Thường được sử dụng trên các bộ xử lý thế hệ cũ u Không có toán hạng: n Các toán hạng đều được ngầm định n Sử dụng Stack n n VD: lệnh c = a + b push a push b add pop c Không thông dụng Kiến trúc máy tính 32 C 4. CPU

4. 2. Tập lệnh b. Các kiểu thao tác điển hình u Chuyển dữ liệu u Xử lý số học với số nguyên u Xử lý logic u Điều khiển vào-ra u Chuyển điều khiển (rẽ nhánh) u Điều khiển hệ thống Kiến trúc máy tính 33 C 4. CPU

4. 2. Tập lệnh Các lệnh chuyển dữ liệu MOVE LOAD STORE EXCHANGE CLEAR SET PUSH POP Kiến trúc máy tính Copy dữ liệu từ nguồn đến đích Copy dữ liệu từ bộ nhớ đến bộ xử lý Copy dữ liệu từ bộ xử lý đến bộ nhớ Tráo đổi nội dung của nguồn và đích Chuyển các bit 0 vào toán hạng đích Chuyển các bit 1 vào toán hạng đích Copy dữ liệu từ nguồn đến đỉnh ngăn xếp Copy dữ liệu từ đỉnh ngăn xếp đến đích 34 C 4. CPU

4. 2. Tập lệnh Các lệnh số học ADD SUBTRACT MULTIPLY DIVIDE ABSOLUTE NEGATE INCREMENT DECREMENT COMPARE Kiến trúc máy tính Tính tổng hai toán hạng Tính hiệu hai toán hạng Tính tích hai toán hạng Tính thương hai toán hạng Thay toán hạng bằng trị tuyệt đối của nó Đổi dấu toán hạng (lấy bù 2) Cộng 1 vào toán hạng Trừ toán hạng đi 1 So sánh hai toán hạng để lập cờ 35 C 4. CPU

4. 2. Tập lệnh Các lệnh logic AND OR XOR NOT TEST SHIFT ROTATE CONVERT Kiến trúc máy tính Thực hiện phép AND hai toán hạng Thực hiện phép OR hai toán hạng Thực hiện phép XOR hai toán hạng Đảo bit của toán hạng (lấy bù 1) Thực hiện phép AND hai toán hạng để lập cờ Dịch trái (phải) toán hạng Quay trái (phải) toán hạng Chuyển đổi dữ liệu từ dạng này sang dạng khác 36 C 4. CPU

4. 2. Tập lệnh VD các lệnh AND, OR, XOR, NOT u Giả sử có hai thanh ghi chứa dữ liệu như sau: (R 1) = 1010 (R 2) = 0000 1111 u Khi đó ta có: n n (R 1) AND (R 2) = 0000 1010 : Phép toán AND có thể được dùng để xoá một số bit và giữ nguyên một số bit còn lại của toán hạng. (R 1) OR (R 2) = 1010 1111: Phép toán OR có thể được dùng để thiết lập một số bit và giữ nguyên một số bit còn lại của toán hạng. (R 1) XOR (R 2) = 1010 0101: Phép toán XOR có thể được dùng để đảo một số bit và giữ nguyên một số bit còn lại của toán hạng. NOT (R 1) = 0101: Phép toán NOT dùng để đảo tất cả các bit của toán hạng. Kiến trúc máy tính 37 C 4. CPU

4. 2. Tập lệnh Các lệnh SHIFT và ROTATE Kiến trúc máy tính 38 C 4. CPU

4. 2. Tập lệnh Các lệnh vào-ra chuyên dụng u IN Copy dữ liệu từ một cổng xác định đến đích u OUT Copy dữ liệu từ nguồn đến một cổng xác định Kiến trúc máy tính 39 C 4. CPU

4. 2. Tập lệnh Các lệnh chuyển điều khiển JUMP (BRANCH) Nhảy (rẽ nhánh) không điều kiện; nạp vào PC một địa chỉ xác định JUMP CONDITIONAL Kiểm tra điều kiện xác định, hoặc nạp vào PC một địa chỉ xác định hoặc không làm gì cả CALL Cất nội dung PC vào ngăn xếp, nạp vào PC địa chỉ xác định để nhảy đến thực hiện chương trình con RETURN Khôi phục nội dung PC từ đỉnh ngăn xếp để trở về chương trình chính Kiến trúc máy tính 40 C 4. CPU

4. 2. Tập lệnh Lệnh rẽ nhánh không điều kiện u Chuyển tới thực hiện lệnh ở vị trí có địa chỉ là XXX: PC ← XXX Kiến trúc máy tính 41 C 4. CPU

4. 2. Tập lệnh Lệnh rẽ nhánh có điều kiện u Kiểm tra điều kiện trong lệnh: n n Nếu điều kiện đúng chuyển tới thực hiện lệnh ở vị trí có địa chỉ XXX PC XXX Nếu điều kiện sai chuyển sang thực hiện lệnh_kế_tiếp u Điều kiện thường được kiểm tra thông qua các cờ. u Có nhiều lệnh rẽ nhánh có điều kiện. Kiến trúc máy tính 42 C 4. CPU

4. 2. Tập lệnh Minh họa lệnh rẽ nhánh có điều kiện Kiến trúc máy tính 43 C 4. CPU

4. 2. Tập lệnh Lệnh CALL và RETURN u Lệnh gọi chương trình con: lệnh CALL n n Cất nội dung PC (chứa địa chỉ của lệnh_kế_tiếp) vào Stack Nạp vào PC địa chỉ của lệnh đầu tiên của chương trình con được gọi → Bộ xử lý chuyển sang thực hiện chương trình con tương ứng u Lệnh trở về từ chương trình con: lệnh RETURN n Lấy địa chỉ của lệnh_kế_tiếp được cất ở Stack nạp trả lại cho PC → Bộ xử lý được điều khiển quay trở về thực hiện tiếp lệnh nằm sau lệnh CALL Kiến trúc máy tính 44 C 4. CPU

4. 2. Tập lệnh Minh họa lệnh CALL và RETURN Kiến trúc máy tính 45 C 4. CPU

4. 2. Tập lệnh Các lệnh điều khiển hệ thống HALT WAIT NO OPERATION (NOP) LOCK UNLOCK Kiến trúc máy tính Dừng thực hiện chương trình, lặp kiểm tra điều kiện cho đến khi thoả mãn thì tiếp tục thực hiện Không thực hiện gì cả Cấm không cho xin chuyển nhượng bus Cho phép xin chuyển nhượng bus 46 C 4. CPU

4. 2. Tập lệnh c. Các phương pháp địa chỉ hóa toán hạng u Phương pháp địa chỉ hóa toán hạng là cách thức chỉ ra nơi chứa các toán hạng mà thao tác sẽ tác động. u Toán hạng có thể là: n n Hằng số → cần cho biết giá trị của hằng số đó Nội dung của một thanh ghi bên trong CPU → cần cho biết tên của thanh ghi Nội dung của một ngăn nhớ → cần cho biết địa chỉ ngăn nhớ Nội dung của một cổng vào-ra → cần cho biết địa chỉ của cổng vào-ra Kiến trúc máy tính 47 C 4. CPU

4. 2. Tập lệnh Các chế độ địa chỉ thông dụng u Chế độ địa chỉ tức thì u Chế độ địa chỉ thanh ghi u Chế độ địa chỉ trực tiếp u Chế độ địa chỉ gián tiếp qua thanh ghi u Chế độ địa chỉ dịch chuyển Kiến trúc máy tính 48 C 4. CPU

4. 2. Tập lệnh Chế độ địa chỉ tức thì u Immediate Addressing Mode u Toán hạng là một hằng số ở ngay trong lệnh u Ví dụ: ADD AX, 5 ; AX ← AX + 5 u Truy nhập toán hạng rất nhanh Kiến trúc máy tính 49 C 4. CPU

4. 2. Tập lệnh Chế độ địa chỉ thanh ghi u Register Addressing Mode u Toán hạng là nội dung của một thanh ghi mà tên thanh ghi được cho biết ở trong lệnh. u Ví dụ: MOV AX, BX ; AX ← BX u Tốc độ truy cập nhanh hơn so với những lệnh có truy cập đến bộ nhớ. Kiến trúc máy tính 50 C 4. CPU

4. 2. Tập lệnh Chế độ địa chỉ trực tiếp u Direct Addressing Mode u Toán hạng là nội dung của một ngăn nhớ mà địa chỉ ngăn nhớ được cho trực tiếp ở trong lệnh. u Ví dụ: MOV AL, [1000] ; AL ← nội dung byte nhớ có địa chỉ là 1000 Kiến trúc máy tính 51 C 4. CPU

4. 2. Tập lệnh Chế độ địa chỉ gián tiếp qua thanh ghi u Register Indirect Addressing Mode u Ví dụ: MOV AL, [BX] ; AL ← nội dung của byte nhớ có địa chỉ bằng giá trị của thanh ghi BX Kiến trúc máy tính 52 C 4. CPU

4. 2. Tập lệnh Chế độ địa chỉ dịch chuyển u Displacement Addressing Mode u Trường địa chỉ chứa 2 thành phần: n Tên thanh ghi n Hằng số u Địa chỉ của toán hạng = nội dung thanh ghi + hằng số u Thanh ghi có thể được ngầm định Kiến trúc máy tính 53 C 4. CPU

4. 2. Tập lệnh Minh họa chế độ địa chỉ dịch chuyển Kiến trúc máy tính 54 C 4. CPU

4. 2. Tập lệnh Các dạng chế độ địa chỉ dịch chuyển u Địa chỉ hóa tương đối với PC: n Thanh ghi là PC n VD: các lệnh chuyển điều khiển u Định địa chỉ cơ sở: n Thanh ghi là thanh ghi cơ sở (chứa địa chỉ cơ sở) n Hằng số là chỉ số u Định địa chỉ số: n Thanh ghi là thanh ghi chỉ số (chứa chỉ số) n Hằng số là địa chỉ cơ sở Kiến trúc máy tính 55 C 4. CPU

4. 3. Hoạt động của CPU a. Chu trình lệnh b. Đường ống lệnh Kiến trúc máy tính 56 C 4. CPU

4. 3. Hoạt động của CPU a. Chu trình lệnh u Bao gồm các công đoạn chính sau đây: n Nhận lệnh n Giải mã lệnh n Nhận toán hạng n Thực hiện lệnh n Cất toán hạng n Ngắt Kiến trúc máy tính 57 C 4. CPU

4. 3. Hoạt động của CPU Giản đồ trạng thái chu trình lệnh Kiến trúc máy tính 58 C 4. CPU

4. 3. Hoạt động của CPU Nhận lệnh u CPU đưa địa chỉ của lệnh cần nhận từ thanh ghi bộ đếm chương trình PC ra bus địa chỉ u CPU phát tín hiệu điều khiển đọc bộ nhớ u Lệnh từ bộ nhớ được đặt lên bus dữ liệu và được CPU copy vào trong thanh ghi lệnh IR u CPU tăng nội dung của PC để trỏ sang lệnh kế tiếp Kiến trúc máy tính 59 C 4. CPU

4. 3. Hoạt động của CPU Minh họa quá trình nhận lệnh Kiến trúc máy tính 60 C 4. CPU

4. 3. Hoạt động của CPU Giải mã lệnh u Lệnh từ thanh ghi lệnh IR được đưa đến đơn vị điều khiển u Đơn vị điều khiển tiến hành giải mã lệnh để xác định thao tác cần phải thực hiện Kiến trúc máy tính 61 C 4. CPU

4. 3. Hoạt động của CPU Nhận toán hạng u CPU đưa địa chỉ của toán hạng ra bus địa chỉ u CPU phát tín hiệu điều khiển đọc u Toán hạng được chuyển vào trong CPU Kiến trúc máy tính 62 C 4. CPU

4. 3. Hoạt động của CPU Nhận toán hạng gián tiếp u CPU đưa địa chỉ ra bus địa chỉ u CPU phát tín hiệu điều khiển đọc u Nội dung ngăn nhớ được chuyển vào CPU, đó chính là địa chỉ của toán hạng u CPU phát địa chỉ này ra bus địa chỉ u CPU phát tín hiệu điều khiển đọc u Nội dung của toán hạng được chuyển vào CPU Kiến trúc máy tính 63 C 4. CPU

4. 3. Hoạt động của CPU Minh họa nhận toán hạng gián tiếp Kiến trúc máy tính 64 C 4. CPU

4. 3. Hoạt động của CPU Thực hiện lệnh u Có nhiều dạng thao tác tùy thuộc vào lệnh u Có thể là: n Đọc/ghi bộ nhớ n Vào-ra dữ liệu n Chuyển dữ liệu giữa các thanh ghi n Thực hiện phép toán số học hoặc logic n Chuyển điều khiển (rẽ nhánh) n … Kiến trúc máy tính 65 C 4. CPU

4. 3. Hoạt động của CPU Ghi toán hạng u CPU đưa địa chỉ ra bus địa chỉ u CPU đưa dữ liệu cần ghi ra bus dữ liệu u CPU phát tín hiệu điều khiển ghi u Dữ liệu trên bus dữ liệu được copy đến vị trí xác định Kiến trúc máy tính 66 C 4. CPU

4. 3. Hoạt động của CPU Minh họa quá trình ghi toán hạng Kiến trúc máy tính 67 C 4. CPU

4. 3. Hoạt động của CPU Ngắt u CPU lưu lại giá trị hiện tại của PC (là địa chỉ trở về sau khi hoàn thành ngắt) – thường lưu vào Stack: n CPU đưa nội dung của PC ra bus dữ liệu n CPU đưa địa chỉ (thường được xác định từ con trỏ ngăn xếp SP) ra bus địa chỉ n CPU phát tín hiệu điều khiển ghi bộ nhớ n Địa chỉ trở về (nội dung của PC) trên bus dữ liệu được lưu vào ngăn nhớ tương ứng ở ngăn xếp u CPU nạp vào PC địa chỉ lệnh đầu tiên của chương trình con phục vụ ngắt tương ứng: n CPU xác định địa chỉ của vector ngắt tương ứng n CPU phát địa chỉ này ra bus địa chỉ n CPU phát tín hiệu điều khiển đọc bộ nhớ n Giá trị của vector ngắt (địa chỉ lệnh đầu tiên của CTC phục vụ ngắt) được chuyển ra bus dữ liệu n Giá trị này được nạp vào trong PC Kiến trúc máy tính 68 C 4. CPU

4. 3. Hoạt động của CPU b. Đường ống lệnh u Nguyên tắc của Pipeline: chia chu trình lệnh thành các công đoạn và cho phép thực hiện gối lên nhau theo kiểu dây chuyền. u Giả sử chu trình lệnh gồm 6 công đoạn với thời gian thực hiện như nhau (T): n Nhận lệnh (Fetch Instruction – FI) n Giải mã lệnh (Decode Instruction – DI) n Tính đ/chỉ toán hạng (Calculate Operand Address – CO) n Nhận toán hạng (Fetch Operands – FO) n Thực hiện lệnh (Execute Instruction – EI) n Ghi toán hạng (Write Operands – WO) Kiến trúc máy tính 69 C 4. CPU

4. 3. Hoạt động của CPU Biểu đồ thời gian của đường ống lệnh Kiến trúc máy tính 70 C 4. CPU

4. 3. Hoạt động của CPU Các xung đột của đường ống lệnh u Xung đột cấu trúc: do nhiều công đoạn dùng chung một tài nguyên (thêm các bộ phận chức năng cần thiết và hữu hiệu) u Xung đột dữ liệu: lệnh sau sử dụng kết quả của lệnh trước (một bộ phận phần cứng được dùng để đưa kết quả từ ngõ ra ALU trực tiếp vào một trong các thanh ghi ngõ vào) u Xung đột điều khiển: do rẽ nhánh gây ra (đóng băng kỹ thuật ống dẫn trong một chu kỳ) Kiến trúc máy tính 71 C 4. CPU

4. 4. Các kỹ thuật tiên tiến của bộ xử lý a. Cấu trúc chung của các bộ xử lý tiên tiến b. Các kiến trúc song mức lệnh c. Kiến trúc RISC Kiến trúc máy tính 72 C 4. CPU

4. 4. Các kỹ thuật tiên tiến của bộ xử lý a. Cấu trúc chung của các BXL tiên tiến Kiến trúc máy tính 73 C 4. CPU

4. 4. Các kỹ thuật tiên tiến của bộ xử lý Các đơn vị xử lý dữ liệu u Các đơn vị số nguyên (Integer Unit – IU) u Các đơn vị số dấu chấm động (Floating Point Unit – FPU) u Các đơn vị chức năng đặc biệt: n Đơn vị xử lý dữ liệu âm thanh n Đơn vị xử lý dữ liệu hình ảnh n Đơn vị xử lý dữ liệu vector Kiến trúc máy tính 74 C 4. CPU

4. 4. Các kỹ thuật tiên tiến của bộ xử lý Bộ nhớ Cache u Được tích hợp trên chip vi xử lý u Thường bao gồm 2 mức Cache: n Cache L 1 gồm 2 phần tách rời: n n n Cache lệnh Cache dữ liệu → giải quyết xung đột khi nhận lệnh và dữ liệu Cache L 2: dùng chung cho lệnh và dữ liệu Kiến trúc máy tính 75 C 4. CPU

4. 4. Các kỹ thuật tiên tiến của bộ xử lý Đơn vị quản lý bộ nhớ u Chuyển đổi địa chỉ ảo thành địa chỉ vật lý u Cung cấp cơ chế phân trang hoặc phân đoạn u Cung cấp chế độ bảo vệ bộ nhớ Kiến trúc máy tính 76 C 4. CPU

4. 4. Các kỹ thuật tiên tiến của bộ xử lý b. Kiến trúc song mức lệnh u Siêu đường ống (Superpipeline và Hyperpipeline) u Siêu vô hướng (Superscalar) u Từ lệnh dài – VLIW (Very Long Instruction Word) Kiến trúc máy tính 77 C 4. CPU

4. 4. Các kỹ thuật tiên tiến của bộ xử lý Kiến trúc máy tính 78 C 4. CPU

4. 4. Các kỹ thuật tiên tiến của bộ xử lý VLIW (Very Long Instruction Word) Kiến trúc máy tính 79 C 4. CPU

4. 4. Các kỹ thuật tiên tiến của bộ xử lý c. Kiến trúc RISC u CISC và RISC: n n CISC – Complex Instruction Set Computer: n Máy tính có tập lệnh phức tạp n VD: các bộ xử lý 80 x 86. . . RISC – Reduced Instruction Set Computer: n Máy tính có tập lệnh rút gọn n VD: các bộ xử lý Sun SPARC, Power PC, . . . Kiến trúc máy tính 80 C 4. CPU

4. 4. Các kỹ thuật tiên tiến của bộ xử lý Các đặc trưng của RISC u Số lượng lệnh ít u Các lệnh có thời gian thực hiện là 1 chu kỳ máy u Độ dài của các lệnh bằng nhau (32 bit) u Có ít khuôn dạng lệnh (≤ 4) u Có ít chế độ địa chỉ hóa toán hạng (≤ 4) u Có nhiều thanh ghi u Các lệnh chủ yếu là thao tác giữa thanh ghi với thanh ghi u Truy cập bộ nhớ thông qua 2 lệnh LOAD và STORE Kiến trúc máy tính 81 C 4. CPU

4. 5. Kiến trúc Intel u Các bộ xử lý 4 bit: 4004, 4040 u Các bộ xử lý 8 bit: 8008, 8080, 8085 u Các bộ xử lý 16 bit: 8086, 8088, 80186, 80188, 80286 u Các bộ xử lý 32 bit: họ 80386, 80486, các họ Pentium I, III, 4 u Các bộ xử lý 64 bit: Itanium, Itanium 2, Pentium D, Xeon, Intel Core 2 Kiến trúc máy tính 82 C 4. CPU

4. 4. Các kỹ thuật tiên tiến của bộ xử lý a. Kiến trúc 16 bit (IA-16) u Các thanh ghi bên trong: 16 bit u Xử lý phép toán số nguyên với 16 bit u Quản lý bộ nhớ theo đoạn 64 KB u Là kiến trúc mở đầu cho dòng máy tính IBM-PC Kiến trúc máy tính 83 C 4. CPU

4. 4. Các kỹ thuật tiên tiến của bộ xử lý b. Kiến trúc 32 bit (IA-32) u Các thanh ghi bên trong: 32 bit u Xử lý phép toán số nguyên với 32 bit u Có 3 chế độ làm việc: n Chế độ 8086 thực (Real 8086 mode): làm việc như 1 bộ xử lý 8086 n Chế độ 8086 ảo (Virtual mode): làm việc như nhiều bộ xử lý 8086 (đa nhiệm 16 -bit) n Chế độ bảo vệ (Protected mode): n Đa nhiệm 32 bit n Quản lý bộ nhớảo u Xử lý các phép toán số dấu chấm động (từ 80486) Kiến trúc máy tính 84 C 4. CPU

4. 4. Các kỹ thuật tiên tiến của bộ xử lý c. Kiến trúc 64 bit (IA-64) u Các thanh ghi bên trong: 64 bit u Xử lý phép toán số nguyên với 64 bit u Xử lý các phép toán số dấu chấm động u Không tương thích phần cứng với các bộ phận trước đó u Tương thích phần mềm bằng cách giả lập môi trường Kiến trúc máy tính 85 C 4. CPU

LOGO tanleddt@yahoo. com 86/86