Linia Duga Technika Cyfrowa i Impulsowa Ernest Jamro

Linia Długa Technika Cyfrowa i Impulsowa Ernest Jamro C 3 -504, tel. 6172792 Katedra Elektroniki Akademia Górniczo-Hutnicza

Kiedy linia długa: Rozproszoną pojemność, indukcyjność i rezystancje już nie możemy traktować jako pojedyncze elementy ale musimy rozważać że są one rozproszone – składają się z nieskończonej liczby małych elementów Przyjmuje się że jeżeli długość linii należy już stosować linię długą, ( - długość fali ) V- prędkość fali – z reguły V=c (prędkość światła c= 3 108 m/s

Elementy rozproszone R – rezystancja na jednostkę długości linii [Ω/m] – reprezentująca wszelkie straty cieplne w obu przewodach linii L – indukcyjność na jednostkę długości linii [H/m]– reprezentująca pole magnetyczne obu przewodów linii C – pojemność na jednostkę długości linii [F/m]– reprezentująca pole elektryczne w dielektryku między przewodami linii G – upływność na jednostkę długości linii G [S/m] – reprezentująca Dla linii bezstratnej ewentualne straty cieplne w dielektryku. pomija się R i G

Równanie linii stratna bezstratna

Impedancja Falowa Linii Długiej Dla linii bezstratnej

Stała propagacji (współczynnik przenoszenia) Dla linii bez strat - współczynnik tłumienia ( dla linii bez strat wynosi 0) - współczynnik przesunięcia (dla linii bez strat wynosi )

Stała propagacji

Prędkość rozchodzenia Dla linii bez strat Czas propagacji przez linię:

Współczynnik odbicia na wejściu Współczynnik odbicia na wyjściu

Rodzaje linii długich

Równanie rozchodzenia się fali Rozwinięcie w szereg: Dla t< Dla < t <2 Dla 2 < t <3 Dla 3 < t <4 Początek: x=0; koniec: x=l

Równanie dla prądu Zmiana znaku dla fali odbitej od odbiornika Inne podejście do równania:

Metoda Bergerona

Inne podejście do równania Dla początku i końca Stały współczynnik mnożący:

Napięcie/prąd w stanie ustalonym Początek linii Koniec linii Napięcie i prąd zachowują się tak jakby linię długą zastąpić zwykłym przewodem

Przykład przebiegu czasowego Zg= 50 ; Z 0= 75 , ZL= (rozwarcie), Eg= 1(t)

Przykład cd.

Dopasowanie impedancyjne Dopasowanie na wejściu Dopasowanie na wyjściu Brak odbić

Obciążenie reaktancyjne Założenie – dopasowanie na wejściu. Można stosować metodę: czoła i grzbietu Do obliczania stałej czasowej zakłada się, że linia długa ma impedancję Z 0

Czwórnik dopasowujący Z 1= R 1 + (R 2 || Z 2) Z 2= R 2 || (R 1 + Z 1) Współczynnik tłumienia: Warunek dopasowania

Dopasowanie linii długiej Dla R 1=R 2, Zo=50 , VDD=5 V otrzymujemy: R 1=R 2= 100 ; Moc tracona w rezystorach R 1 i R 2 (przy braku obciążenia) wynosi: P= 125 m. W Dla VDD=3. 3 V otrzymujemy P= 50 m. W Dla VDD= 2. 5 V otrzymujemy P= 31 m. W

LVDS (Low-Voltage Differential Signaling) Standard umożliwiający bardzo szybki transfer danych. W ramach jednego połączenia używa się 2 fizycznych linii (czasami 4 aby umożliwić transfer w dwóch kierunkach)

LVDS – poziomy napięć Różnica napięć to tylko 0. 3 V przez co zmniejsza się moc tracona na rezystorze oraz zmniejsza się emisja fal elektromagnetycznych (zakłóceń), mniej gwałtownie zmienia się napięcie, przez co odbicia na linii długiej są mniejsze i częstotliwość pracy może być większa. Dwie bardzo blisko prowadzone linie powodują że zewnętrze zakłócenie się równoważy

LVDS – gdzie używane: Standardy szeregowe Serial ATA SATA 1 - 1. 5 Gb/s; SATA 2 – 3 Gb/s Fire. Wire (IEEE 1394 ) 400 Mb/s (1600 Mb/s) Standardy równoległo/szeregowe Rocet. IO – do łączenia układów scalonych, 6. 25 Gb/s /linię PCI-Express 2. 5 Gb/s / linie – dla 16 linii= 4 GB/s ver 2: 5 Gb/s/linię; Hyper. Transport: 200 Mb/s – 2. 6 Gb/s / linie

XDR Rambus • DRSL (Differential Rambus Signaling Level) is a low-voltage, low-power, differential signaling standard that enables the scalable multi-GHz, bi-directional, and point-to-point data busses that connect the XIO cell to XDR DRAM devices. XDR memory solutions also use the Rambus Signaling Level (RSL) standard developed originally for the RDRAM® memory interface, enabling up to 36 devices connected to the source-synchronous, bussed address and command signals. • ODR (Octal Data Rate) is a technology that transfers eight bits of data on each clock cycle, four times as many as today's state-of-the-art memory technologies that use DDR (Double Data Rate). XDR data rates are scalable to 8. 0 GHz. • Flex. Phase deskew circuits eliminate any systematic timing offsets between the bits of an XDR memory interface data bus. With a resolution of 2. 5 ps (at 3. 2 GHz) and a maximum range of over 10 ns, the Flex. Phase technology eliminates the need to match trace lengths on the board and package. Flex. Phase also dynamically calibrates out on-chip clock skew, driver/receiver mismatch, and clock standing wave effects allowing lower system cost designs. • Dynamic Point-to-Point (DPP) technology maintains the signal integrity benefits of point-topoint signaling on the data bus while providing the flexibility of capacity expansions with module upgrades. Memory modules can be dynamically reconfigured to support diferrent data bus widths, allowing a memory controller with a fixed data bus width to connect to a variable number of modules.

Phase Lock Loop (PLL) Delay Lock Loop (DLL) PLL DLL

Buforowanie sygnału zegarowego

Dystrybucja sygnału zegarowego Litera H Małe przesunięcie zegara – ang. Low skew Ale duże opóźnienie zegara

Signal return path issues (decoupling) • Every High Frequency input and output – All AC current out/in must return to both “nearby” supplies VCC OUT Load VEE “Decoupling ground path – minimum length! Capacitor” – Must be a “short” at signal frequency

How to use Transmission Lines • Special Case for Balanced Differential Signals – Connect shields together “sees” 50 ohms immediately between core and shield +OUT + GND -OUT + “sees” 50 ohms immediately between core and shield Balanced = equal and opposite That is for AC components: (+OUT) = -(-OUT) 100 ohms

How to use Transmission Lines • Eliminate reflective features larger than 1/10 th of a wavelength • Avoid impendence changes 45 deg OK 45 deg 1/10 th wavelength BAD 1/10 th wavelength

Non-Ideal Capacitor ESR - equivalent series resistance

PCB view – power planes

Reduction of the ESL

Collection of the capasitors