Lezione XV Bandgap references II Generazione di bandgap

Lezione XV Bandgap references (II)

Generazione di bandgap

Problemi di progetto o Il circuito appena visto, pur funzionante, presenta alcune peculiarità da tenere in conto per quanto riguarda la sua progettazione: 1. 2. 3. 4. 5. 6. Compatibilità con il processo CMOS Variazione della corrente di collettore con T Tensioni di offset dell’amplificatore operazionale Stabilità della rete di retroazione Dipendenza di TC dalla temperatura Dipendenza dalla alimentazione e start-up

Compatibilità In un processo CMOS con tecnologia n-well è possibile realizzare dei transistori pnp vericali. La n-well con il suo contatto di body agisce da base mentre l’emettitore lo si realizza con la diffusione di source (o drain). o Il collettore coincide con il substrato, quindi per definizione, sarà collegato a massa o E’ dunque necessario modificare il circuito per realizzarlo con transistori pnp aventi il terminale di collettore connesso al potenziale più basso o

Compatibilità 2 o La modifica è banale. o Basterà sostituire ai BJT npn connessi a diodo l’equivalente pnp o È facile convincersi che

Problemi di progetto o Il circuito appena visto, pur funzionante, presenta alcune peculiarità da tenere in conto per quanto riguarda la sua progettazione: 1. 2. 3. 4. 5. 6. Compatibilità con il processo CMOS Variazione della corrente di collettore con T Tensioni di offset dell’amplificatore operazionale Stabilità della rete di retroazione Dipendenza di TC dalla temperatura Dipendenza dalla alimentazione e start-up

Problemi o Per i transistor Q 1 e Q 2 abbiamo calcolato il valore di TC a corrente di collettore costante. o Nel circuito che stiamo considerando è facile convincersi che la corrente è invece proporzionale alla temperatura (PTAT) o Infatti Ic 1, 2=ΔVR 3/R 3=VT ln n/R 3 o Sarà necessario includere anche la variazione ∂IC/∂T

Valutazione o Cosa accade nel calcolo di TC se dobbiamo includere anche le variazioni di Ic con la temperatura?

Problemi di progetto o Il circuito appena visto, pur funzionante, presenta alcune peculiarità da tenere in conto per quanto riguarda la sua progettazione: 1. 2. 3. 4. 5. 6. Compatibilità con il processo CMOS Variazione della corrente di collettore Tensioni di offset dell’amplificatore operazionale Stabilità della rete di retroazione Dipendenza di TC dalla temperatura Dipendenza dalla alimentazione e start-up

L’offset degli operazionali o A causa delle asimmetrie tra i lati dell’amplificatore differenziale di ingresso, a tensione differenziale di ingresso nulla la tensione differenziale di uscita è diversa da zero o Si definisce tensione di offset la tensione differenziale VOS che bisogna applicare all’ingresso dell’operazionale in maniera che la sua uscita sia nulla

Effetto di VOS Vx Vy

Riepilogando o La presenza di un offset non nullo provoca un errore nella determinazione di Vref o Quest’errore viene amplificato dal fattore (1+R 2/R 3) o Notiamo il compromesso tra la necessità di avere tale fattore elevato per non avere dimensioni eccessive nelle aree dei BJT e minimizzare l’errore dovuto all’offset o Infine la tensione di offset stessa varia con la temperatura e quindi provoca un aumento della curvatura di Vref(T)

Soluzioni o Esistono diversi metodi per diminuire l’effetto della tensione di offset n n n Innanzitutto per minimizzare VOS si possono scegliere dispositivi di grandi dimensioni per la realizzazione dell’operazionale Si può introdurre un ulteriore fattore di scala m tra le correnti in maniera che ΔVBE=VT ln (nm) Possiamo poi utilizzare più transistori in serie tra loro (non è possibile però in un processo CMOS)

Implementazione circuitale o Il circuito implementa le ultime due soluzioni o Il fattore m tra le resistenze si tramuta in un fattore di scala m tra le correnti o Un problema può nascere per operazionali low-voltage che non possono generare 2. 5 V in uscita

In tecnologia CMOS Dal momento che i collettori di Q 3 e Q 4 non sono connessi a massa, l’ultima realizzazione vista non è implementabile in tecnologia CMOS. o Cerchiamo una modifica del circuito implementabile in un processo n-well o Un BJT connesso a diodo viene sostituito con uno stadio a collettore comune o La polarizzazione viene fatta con dei MOSFET anziché con dei resistori o

Il circuito completo

Problemi di progetto o Il circuito appena visto, pur funzionante, presenta alcune peculiarità da tenere in conto per quanto riguarda la sua progettazione: 1. 2. 3. 4. 5. 6. Compatibilità con il processo CMOS Variazione della corrente di collettore Tensioni di offset dell’amplificatore operazionale Stabilità della rete di retroazione Dipendenza di TC dalla temperatura Dipendenza dalla alimentazione e start-up

Stabilità o Il circuito presenta due anelli di retroazione o Il primo, negativo, include R 2, R 3 e 1/gm 2, la resistenza vista dall’emettitore di Q 2 o Il secondo, positivo, include R 1 e 1/gm 1

Valutazione di βN e βP o Per garantire che il circuito sia stabile nel transitorio di accensione e raggiunga proprio il valore di tensione di uscita desiderato bisogna assicurare che βN > βP, è dunque conveniente valutare queste due grandezze o Nella pratica basterà prendere βN circa 3 -4 volte βP

Problemi di progetto o Il circuito appena visto, pur funzionante, presenta alcune peculiarità da tenere in conto per quanto riguarda la sua progettazione: 1. 2. 3. 4. 5. 6. Compatibilità con il processo CMOS Variazione della corrente di collettore Tensioni di offset dell’amplificatore operazionale Stabilità della rete di retroazione Dipendenza di TC dalla temperatura Dipendenza dalla alimentazione e start-up

Correzione della curvatura o Esistono molte tecniche di correzione della curvatura Vref(T) proposte per circuiti bipolari o Purtroppo nessuna di queste tecniche è utilizzata nella tecnologia CMOS dal momento che, a causa di variazioni di processo ed elevati offset presenti nei circuiti, i valori di Vref ottenibili esibiscono una variabilità che non si riesce a correggere con tecniche circuitali Vref 10 T 0 T Vref

Problemi di progetto o Il circuito appena visto, pur funzionante, presenta alcune peculiarità da tenere in conto per quanto riguarda la sua progettazione: 1. 2. 3. 4. 5. 6. Compatibilità con il processo CMOS Variazione della corrente di collettore Tensioni di offset dell’amplificatore operazionale Stabilità della rete di retroazione Dipendenza di TC dalla temperatura Dipendenza dalla alimentazione e start-up

Problemi di accensione o Il circuito è relativamente immune alle variazioni di Vdd finché il guadagno d’anello dell’amplificatore operazionale rimane elevato o La reiezione alle variazioni di alimentazione (PSRR) degrada alle alte frequenze o Ci può essere necessità di un circuito di start-up perché, all’accensione, Vx e Vy sono entrambe nulle e possono spegnere la coppia differenziale di ingresso dell’operazionale o Il circuito di startup è simile a quello visto per la rete CMOS

Generazione di IPTAT o Nell’analisi dei circuiti di riferimento di tensione ci siamo accorti che la corrente di polarizzazione dei BJT è proporzionarle alla temperatura assoluta. o Essa può essere vista infatti come la corrente che scorre nel resistore R 3 su cui cade la differenza ΔVBE dei due transistor

Circuito per la generazione di IPTAT o Il circuito che abbiamo studiato come generatore di tensione indipendente dalla temperatura può essere utilizzato, tramite un meccanismo di specchio di corrente, per la generazione della nostra IPTAT o E’ però possibile generare la stessa corrente a partire da un circuito che non necessità un operazionale

In dettaglio o Possiamo utilizzare il circuito di generazione di corrente il quale, se prendiamo M 1=M 2 e M 3=M 4 garantisce che VX=VY (perché? ) e quindi che IPTAT sia effettivamente proporzionale alla temperatura assoluta

Confronto o Al primo ordine i due circuiti si comportano esattamente alla stessa maniera. o Se però andiamo a guardare con maggiore dettaglio il circuito senza amplificatore operazionale è soggetto a diverse sorgenti di errore: n n n Effetto body sui PMOS Effetto della modulazione della lunghezza del canale Mismatch sulle dimensioni dei dispositivi o Il risultato è che, se progettiamo correttamente l’operazionale, riusciamo ad ottenere un circuito più robusto alle variazioni della Vdd

Polarizzazione a gm costante o Molte delle proprietà dei circuiti CMOS analogici dipendono dalla transcoduttanza del mosfet amplificatore, o E’ dunque sicuramente utile cercare di fare in modo da rendere quest’ultima indipendente da variazioni parametriche indesiderate

Il circuito o Riprendiamo il circuito generatore di corrente e, tramite un meccanismo di specchio, polarizziamo M 6 con la corrente Iout

Calcoli o Si avrà:

Caso studio o Studieremo in dettaglio un circuito per la generazione di una tensione Vref per sistemi analogici di elevata precisione 1 o Cominciamo con il vedere una versione semplificata del “core” del circuito che non utilizza amplificatori operazionali 1 T. Brooks and A. L. Westwisk, “A low-power differential CMOS Bandgap reference”, ISSCC Dig. Of Tech. Papers, pp. 248 -249, 1994

Il “core” semplificato Lo specchio di corrente PMOS garantisce IQ 1=IQ 2=IQ 3=IQ 4 Q 1 -Q 3 hanno l’area n-volte maggiore di Q 2 -Q 4

Problemi o Il circuito, dal momento che l’effetto di modulazione della lunghezza di canale trasferisce le variazioni dell’alimentazione nel circuito, non è ancora utilizzabile in applicazioni in cui è richiesta un elevata stabilità di Vref o Possiamo però introdurre delle topologie cascode per minimizzare quest’effetto

Introduzione dello specchio cascode low-voltage o Al posto del semplice circuito visto nello schema precedente, sostituiamo alla rete degli nmos e a quella dei pmos delle coppie cascode in configurazione low-voltage o Questo circuito minimizza l’influenza delle variazioni della Vdd ma necessita di ulteriori tensioni di polarizzazione

Self-biasing del cascode o Per eliminare le tensioni di polarizzazione si introducono due resistenze le cui cadute di tensione sono progettate in maniera da garantire che tutti i dispostivi rimangano in pinch-off o Vediamo dunque il circuito complessivo

Problemi aperti: 1. Vogliamo generare una tensione Vref che non sia riferita a massa 2. Vogliamo massimizzare la reiezione alle variazioni della Vdd

Floating Vref Per comprendere come funziona il circuito basta osservare che: • La corrente di drain di M 7 è la stessa che scorre nel resistore R • Se M 5 e M 8 sono uguali allora la caduta su R 3 è pari alla Vbe di Q 4 • Di consegnenza la corrente di drain di M 8 è pari a Vbe 4/R 3

In conclusione o Dal momento che i due terminali di ingresso dell’operazionale sono uguali, la tensione di uscita è data dalla differenza tra le cadute di tensione su R 4 e su R 5 o La scelta dei pesi rende nullo il coefficiente TC di Vout

Massimizzazione del PSRR o Per ridurre ulteriormente l’influenza della Vdd conviene generare la Vdd. L del core a partire dalla Vdd esterna attraverso un meccanismo di regolazione in feedback o La scelta di R 1 e R 2 mi consente di determinare il valore di Vdd. L a partire da Vr 1 Vdd. L + - R 1 R 2 CORE

Generazione di Vr 1 o La tensione Vr 1 deve essere generata all’interno del core e riportata fuori per generare il riferimento dell’anello di feedback o Inseriamo nel ramo di Q 3 la il resistore Rm in maniera che Vr 1 sia un bandgap reference (ovvero oche la caduta su Rm sia proporzionale alla temperatura assoluta)

Il circuito finale

La rete di start-up

Funzionamento o All’accensione dell’alimentazione M 9 e M 10, che sono connessi a diodo, assieme ad M 13, garantiscono un percorso alla corrente e quindi portano in conduzione M 12 o La Vgs di M 12 innesca la corrente in Rm e di conseguenza il resto del circuito