Klopn obvody Klopn obvody Nejprve je nutno si

Klopné obvody

Klopné obvody Nejprve je nutno si definovat nebo objasnit základní pojmy, které se budou v následující kapitole používat. Je třeba definovat co to klopný obvod je a jaké jeho druhy rozeznáváme : klopný obvod je obvod, jehož výstupní signály se mění skokem mezi dvěma hodnotami amplitudy. Obsahuje dvě aktivní elektronické součástky a alespoň jednu kladnou zpětnou vazbu. V některých případech to bývá RC článek. Klopný obvod lze též realizovat pomocí logických obvodů jako spojení například dvou invertorů, kde výstup jednoho je spojen se vstupem druhého.

Podle počtu stabilních stavů rozeznáváme : o bistabilní klopný obvod (BKO) má dva možné stabilní stavy, jeden stabilní stav přechází skokem v druhý, je-li přiveden na příslušný vstup vnější signál o astabilní klopný obvod (AKO) nemá žádný stabilní stav a jeho výstupní signál jsou periodické impulsy, jejichž charakteristické veličiny (amplituda, frekvence) závisí na parametrech obvodu o monostabilní klopný obvod (MKO) má jeden stabilní stav a jeho výstupní signál je jeden impuls, který vznikne teprve na vnější popud, tj přivedením vnějšího signálu na vstup klopného obvodu.

Bistabilní klopný obvod je obvod, který má dva stabilní stavy. Jeden stabilní stav přecházející skokem v druhý po připojení vnějšího signálu na příslušný vstup (1 nebo 2). Ve stabilních stavech může bistabilní klopný obvod setrvávat libovolně dlouho. Bistabilní klopný obvod je tvořen zesilovačem se stejnosměrnou kladnou zpětnou vazbou.

Předpokládejme, že tranzistor T 1 je otevřen, prochází jím tedy kolektorový proud Ik 1 a napětí UV 1 je na něm přibližně nulové. Protože rezistorem Rb 2 je kolektor tranzistoru T 1 spojen s bází tranzistoru T 2, je na ní také nulový potenciál a tranzistor T 2 je uzavřen. Jeho napětí UV 2 je přibližně rovno napětí napájecímu. Protože rezistor Rb 1 je zapojen mezi kolektor tranzistoru T 2 a bází tranzistoru T 1 prochází do báze tranzistoru T 1 proud Ib 1, který udržuje tranzistor otevřený.

Toto je jeden stabilní stav tranzistoru. Přivedemeli na bázi tranzistoru T 1 záporný impuls, zavřeme jím tranzistor a jeho napětí UV 1 se zvětší, dosáhne přibližně velikosti napájecího napětí. Rezistorem Rb 2 zapojeným mezi kolektor tranzistoru T 1 a bází tranzistoru T 2 začne procházet proud Ib 2, který tranzistor T 2 otevře. Napětí na jeho kolektoru poklesne přibližně na nulu, čímž tranzistor T 1 zavře. Toto je druhý stabilní stav obvodu.

Překlápění je možno dosáhnout několika způsoby. Buď přivedením záporného impulsu na bázi otevřeného tranzistoru, přivedením záporného impulsu na kolektor zavřeného tranzistoru, nebo přivedením kladného impulsu na bázi zavřeného tranzistoru.

Bistabilní klopný obvod se používá jako základní paměťový logický člen, protože má schopnost dočasně nebo i trvale zachovat nastavený (zapsaný) logický stav i po zániku příčiny tohoto stavu (obvod setrvá ve stejném stavu i po odpojení vstupních signálů - při odpojení napájecího napětí ztrácí informaci). Podle činnosti rozeznáváme tyto základní typy bistabilních klopných obvodů : o bistabilní klopný obvod typu RS o bistabilní klopný obvod typu D o bistabilní klopný obvod typu JK o bistabilní klopný obvod typu T o dvoustupňové klopné obvod typu „master-slave“ MS

V následujících kapitolách budeme používat toto značení : o S (SET) - nastavovací vstup R (RESET) - nulovací vstup o Q - normální výstup Q - negativní výstup o Qn- předcházející stav klopného obvodu o X - zakázaný stav

Klopný obvod RS Nejjednodušším klopným obvodem je klopný obvod RS. Písmena znamenají R (reset) - nebo též nulování a S (set) - nastavení. Jestliže se aktivuje vstup R, objeví se na výstupu Q stav logické 0, což znamená že se vynuluje klopný obvod. Aktivuje-li se vstup S bude na výstupu Q logický stav 1. Obvod se nastavil. Zapojuje se buď z hradel typu NOR nebo NAND.

Klopný obvod RS z hradel typu NOR

Jak je vidět ze schématu je tu zavedena zpětná vazba z výstupu na vstup. Ta je vlastně základem paměti obvodu. Bude-li R=0 a S=1 bude na výstupu hradla H 2 logická 0 (1 + cokoliv = 0). Výstup Q je tedy roven 0. Zpětnou smyčkou se tento stav dostává na jeden ze vstupů hradla H 1. Na druhý je pak přiveden stav ze vstupu R, tj. logická 0. Hradlo NOR tuto kombinaci vyhodnotí na svém výstupu jako stav logická 1 a na výstupu Q je tedy logická 1. Ta se zpětnou vazbou dostává zpátky na vstup hradla H 2, tentokrát však na druhý vstup. Od tohoto okamžiku je díky této logické 1 hradlo H 2 zablokované a jeho výstup se nemůže změnit ani jedním stavem na vstupu S. Jediná možná změna výstupu je změnou stavu na vstupu R.

Jestliže se teď vstupní kombinaci otočí (R=1, S=0) bude celý děj probíhat obráceně. Na výstupu hradla H 1 bude stav logická 0, ta se dostane na jeden ze vstupů hradla H 2, na druhém je pak informace vstupu S=0, tedy Q = 1. Zpětnou vazbou z výstupu Q přivedená 1 zablokuje hradlo H 1. Změna výstupních stavů může nastat pouze změnou stavu na vstupu S. Stav S=0 a R=0 tedy o ničem nerozhoduje a výstupní stav záleží na předchozí kombinaci. Naopak stav R=1 a S=1 dává na oba výstupy logický stav 0, což ovšem odporuje základnímu pravidlu Booleovy algebry, že negovaný signál je opakem nenegovaného. Proto se tato kombinace vstupů označuje jako zakázaný stav. Z předešlého popisu je tedy zřejmé, že tento obvod reaguje na logickou 1.

Z pravdivostní tabulky plyne jednoduché slovní vyjádření chování tohoto klopného obvodu : o Pokud se nepřivede na vstupy S a R žádný signál (S = R = 0), pak klopný obvod zůstává v předchozím (původním) stavu o Když se přivede signál na nulovací vstup R (R = 1) a na nastavovací nikoliv (S = 0), pak klopný obvod přejde do stavu 0 nezávisle na předchozím stavu a zůstane v něm i po skončení signálu na vstupu R. o Když se na nastavovací vstup S přivede signál logické 1 (S = 1) a na nulovací nikoliv (R = 0), přejde klopný obvod do stavu 1 nezávisle na předchozím stavu a zůstane v něm i po skončení signálu na vstupu S.

Současné přivedení signálů 1 na vstupy S i R (S = R = 1) by přivedlo obvod do neurčitého stavu (klopný obvod by měl být současně nastaven i nulován), to nemá smysl a tento stav nemůže tedy pro účely logického rozhodování používat, je zakázaný.

Klopný obvod RS z hradel typu NAND Přivede-li se na vstupy stavy R = 1 a S = 0, bude na výstupu hradla H 1 stav logické 1. Ten se přenese zpětnou vazbou na jeden ze vstupů hradla H 2. Na druhém je také stav 1 ze vstupu R a výstup hradla 2 tedy bude Q = 0. Tato nula se přivede zpětnou vazbou zpět do hradla H 1 a způsobí, že bez ohledu na vstup S bude na výstupu Q logická 1. Jak je vidět činnost opravdu probíhá obdobně. Dominantní stav je zde však 0. Proto jsou také obě tabulky zcela opačné. Jsou-li vstupy nějakého obvodu aktivní na logickou 0, označují se negací nad názvem, nebo ve schématu kroužkem na příslušném vstupu. Bez negace se píší pokud jsou aktivní při logické 1.

Poznámka : Kdyby do obou vstupů byly zařazeny invertory, bylo by možno klopný obvod ovládat úrovní 1. Klopné obvody RS sestavené z logických členů NAND se používají mnohem častěji než obvody z členů NOR vzhledem k četnosti jejich výskytu v běžných stavebnicích integrovaných obvodů.

Klopné obvody RS s několika vstupy Klopné obvody RS mohou mít i více vstupů (R i S). Jejich činnost je shodná s výše popsanými principy.

Klopný obvod RST Jde vlastně o klasický klopný obvod RS doplněný ještě jedním řídícím vstupem. Tento vstup označený T (time) má možnost zablokovat činnost klopného obvodu RS a nechat ho trvale v jednom ze stavů. Pokud je na řídícím vstupu stav logické 0, je jakákoliv změna tohoto obvodu blokována. Pouze pokud se přivede na vstup T logická 1 začne klopný obvod pracovat. Signálem na vstupu T jsou vlastně ovládána hradla C a D, a tím i vstupy R a S. Pokud se na vstupech R a S se objeví současně signály 0, na obou výstupech Q a Q signály 1, což je samozřejmě i zde stav zakázaný. Na následujícím obrázku jsou hodinové pulsy označeny jako C (Clock), které se přivádí na vstup klopného obvodu T.

Klopný obvod RST a jeho pravdivostní tabulka včetně časové posloupnosti impulsů na vstupu

Klopný obvod typu D Tento obvod se poněkud liší od předešlých dvou tím, že zde nemůže nastat zakázaný stav v závislosti na datovém a hodinovém vstupu. Vstup označený C je řídící nebo též hodinový vstup. Celý obvod pracuje podle pravdivostní tabulky (tab. 6. 1), ale pouze v okamžiku, kdy na řídícím vstupu dochází ke změně stavu z logické 0 na stav logické 1. Této změně se říká náběžná hrana. Pokud na vstupu C není náběžná hrana je celá činnost obvodu zablokována a na výstupu je předchozí stav. Protože výstup závisí na časové změně vyjadřují se vstupní a výstupní stavy ve formě grafu, kterému se říká časový diagram.

Jak již bylo řečeno a jak je patrné z časového diagramu, výstupní stavy Q a Q se mohou změnit pouze při náběžné hraně na vstupu C. Podle pravdivostní tabulky je stav vstupu D roven Q právě v okamžiku náběžné hrany C. Tuto závislost na náběžné hraně značí trojúhelník na hodinovém vstupu na schematické značce. Tento obvod se může dostat do zakázaného stavu v případě, že na vstup P (Preset – nastavení) a vstup CL (Clear – nulování) se přivede současně logická 0. Tyto vstupy mají vyšší váhu, než datový vstup!

Dvoustupňový klopný obvod typu D Asynchronní vstupní signály CL a S klopný obvod nulují a nastavují do stavu logické 1 nezávisle na hodinových impulsech. Synchronní režim je definován vstupním signálem D a hodinovými impulsy. Klopný obvod se překlopí v okolí čela hodinového impulsu. Chování tohoto klopného obvodu můžeme popsat následovně : o vstupy R a S mají vyšší prioritu o stav na výstupu je nestabilní v případě, že R i S jsou aktivní současně o výstupní signál Q sleduje stav na vstupu D při nástupu čela hodinového impulsu Při srovnávání obou těchto klopných obvodů vidíme, že mezi nimi není vlastně rozdílu s výjimkou způsobu zápisu informace.

Klopný obvod typu J-K „master-slave“ Tento klopný obvod má dva datové vstupy J a K, a jeden vstup řídící C. Trojúhelník na schematické značce hodinového vstupu signalizuje, že tento obvod překlápí pouze při změně stavu z logické 1 do stavu logické 0 hodinového signálu. Této změně se také říká závěrná hrana. Vlastní činnost je však trochu komplikovanější.

Klopný obvod se skládá ze dvou částí. První ovládá vstupy, druhá výstupy. Proto se tento obvod také nazývá master - slave (pánotrok). V první části se rozhoduje o stavu na výstupech, ve druhé se pak toto rozhodnutí provádí. Obě tyto fáze jsou vázány na řídící signál. Při náběžné hraně hodinového signálu obvod zaznamená kombinaci vstupů J a K, při závěrné ji vyhodnotí podle pravdivostní tabulky a na výstupu se objeví příslušný stav.

Dynamické parametry klopného obvodu Pro správnou činnost těchto klopných obvodů jsou definovány parametry, které musí uživatel respektovat, chce-li získat bezchybnou funkci. Tyto parametry nazýváme dynamické a patří mezi ně : o minimální doba trvání řídících impulsů o maximální kmitočet hodinových impulsů o doba předstihu neboli předstih (sestup) o Z pravdivostní tabulky plynou následující závěry : o asynchronní vstupy mají vyšší prioritu než synchronní

o o současné přivedení nuly na vstupy P a CL se nedoporučuje jsou-li vstupy J a K = 1 a 0 (nebo 0 a 1), umožňují překlápění klopného obvodu do stavů 1 a 0 (nebo 0 a 1) kombinace J a K = 1 a 1 změní stav na stav opačný vzhledem k předchozímu stavu Rozdíl spočívá v tom, že obvod nereaguje vždy, ale jen během týlu hodinového impulsu.

Vícevstupé klopné obvody JK Kromě již uvedených klopných obvodů JK existují také obvody s více vstupy J a K. Poznámka : Tyto klopné obvody se používají vcelku málo, slouží k realizaci složitých čítačů. Jejich pravdivostní tabulka je shodná s tabulkou 6. 2. , použijí-li se následující substituce za J a K : J = J 1. J 2. J 3 K = K 1. K 2. K 3

Časové diagramy V časovém diagramu se stav vstupů mění, když na hodinovém vstupu je stav jak logické 1 tak i stav logické 0. To proto, že tento typ klopného obvodu JK zaznamenává a přenáší na do vnitřních klopných obvodů stav na vstupech J a K v okolí čela hodinového impulsu (při náběžné hraně). Na výstupy je stav přenesen v okamžiku týlové hrany. Nesmí se proto zapomenout dodržet podmínky tsetup a thold, které udávají výrobci vzhledem k čelu hodinového impulsu. Klopný obvod JK – „master-slave“ je nejuniverzálnější klopný obvod u něhož neexistuje neurčitý stav. Jejich hlavní výhoda spočívá v tom, že se u nich může uplatnit rušivé napětí pouze v době trvání hodinového impulsu. Proto je třeba používat tyto impulsy co nejkratší.

Z uvedených schémat a pravdivostních tabulek plyne, že se jedná o poměrně složitý logický obvod a práce s ním vyžaduje také podrobnější znalosti. Ovšem pro mnohé použití bude stačit zapamatujete-li si následující zjednodušenou pravdivostní tabulku a z ní plynoucí popis chování obvodu. Funkci klopného obvodu JK „master-slave“ tedy můžeme interpretovat slovně takto : o je-li na vstupech J a K trvale úroveň logické 0, zůstane stav klopného obvodu s hodinovým impulsem nezměněn, t. j. na výstupech zůstává předcházející stav. o má-li klopný obvod před příchodem hodinového impulsu na vstupu J úroveň 0 a na vstupu K úroveň logické 1, přejde s týlovou hranou hodinového impulsu výstup Q do stavu logické 0

o o úroveň logické 0, přejde s týlovou hranou hodinového impulsu výstup Q do stavu logické 1 je-li na vstupech J a K klopného obvodu trvale úroveň logické 1, bude se s týlovou hranou každého hodinového impulsu měnit stav klopného obvodu na opačný (tento stav klopného obvodu JK je hojně využíván například v čítačích).

Klopný obvod typu T je klopný obvod, který v závislosti na hodinovém vstupu mění stav svého výstupu vždy na opačný než byl předchozí. Klopný obvod typu T dělí vlastně vstupní frekvenci dvěma, k čemuž se také velmi často využívá. Realizovat se může buď z klopného obvodu typu D nebo z klopného obvodu typu JK. Označení tohoto typu klopného obvodu je odvozeno z anglického slova trigger (puls). Obvod má jeden vstup označený T a dva výstupy Q a Q.

Realizace klopného obvodu typu T z klopného obvodu JK Klopný obvod typu JK se zapojí tak, že oba vstupy J i K jsou trvale připojeny na logický stav 1. Z pravdivostní tabulky pak vyplývá, že tato kombinace způsobí každou závěrnou hranu hodinového signálu překlopení obvodu a změnu výstupů. Protože obvod reaguje pouze na závěrnou hranu jsou potřeba dva vstupní impulsy na jeden celý impuls na výstupu.

Realizace klopného obvodu typu T z klopného obvodu D Výstupní signál bude v tomto případě také poloviční než vstupní frekvence, oproti předchozímu obvodu však bude změna probíhat při každé náběžné hraně hodinového signálu. Klopný obvod typu D nemá činnost negace předchozího stavu přímo ve své pravdivostní tabulce, a proto se musí zapojení tohoto obvodu upravit tak, jak je vidět na schématu. Zapojení vychází ze skutečnosti, že vstup D a výstup Q se při náběžné hraně hodinového signálu, navzájem rovnají. Na Q tedy bude zcela opačný stav než byl v předcházející změně na vstupu D. Také tohoto klopného obvodu se využívá jako děličky dvěma.

Astabilní klopný obvod Je to klopný obvod, který po spuštění přechází samovolně z jednoho stavu do druhého a to v závislosti na: o vlastnostech součástek o hodnotách součástek o napájecím napětí. o Překlápění obvodu trvá tak dlouho, dokud není vypnut, či není odpojeno napájecí napětí +Ucc. Astabilní klopný obvod se používá jako generátor kmitů se střídou 1: 1 (čtvercových, kde t 1=t 2) nebo kmitů se střídou s jiným poměrem (obdélníkových, kde t 1 t 2). Takovému generátoru říkáme též multivibrátor

Schéma jednoduchého tranzistorového astabilního klopného obvodu Předpokládejme, že po zapnutí napájecího napětí +Ucc se uvede do vodivého stavu tranzistor T 1. Na jeho kolektoru se objeví nulový potenciál, který se přenese do báze tranzistoru T 2 tím, že se vybitý vazební kondenzátor C 2 začne přes rezistor Rb 2 nabíjet tak dlouho až napětí na bázi tranzistoru T 2 dosáhne hodnoty, při níž se otevře.

Při otevření tranzistoru T 2 se nyní na jeho kolektoru objeví napětí 0 V, které přes kondenzátor C 1 zavře tranzistor T 1. Nyní se začne zase nabíjet kondenzátor C 1 přes rezistor Rb 1 až se opět otevře tranzistor T 1 a celý cyklus se opakuje. Doba trvání výstupních impulsů je tedy závislá na časových konstantách 1 =R 1 C 1 a 2 =R 2 C 2 a velikosti napětí U. Charakteristické veličiny kmitů (amplituda, frekvence, perioda) závisí na parametrech (hodnotách) použitých součástek R a C a na velikosti napájecího napětí, přičemž : t 1 = 0, 69 R 2 C 2 t 2 = 0, 69 R 1 C 1

Doba kmitu je potom T = t 1 + t 2 = 0, 69(R 1 C 1+ R 2 C 2) Pro symetrický obvod, kde C 1 = C 2 = C a R 1 = R 2 = R platí, že t 1 = t 2 = 0, 69 RC Perioda kmitů je pak T = t 1 + t 2 = 1, 38 RC a frekvence f = 1/T Aby výstupní impulsy měly obdélníkový průběh, musí pracovat oba tranzistory v nasyceném stavu, což znamená, že rezistory R musí tedy vyhovovat i z hlediska potřebného budícího proudu.

Realizace astabilního klopného obvodu V praxi se multivibrátor realizuje hradly a to nejčastěji s invertory. Jak již bylo řečeno jeho kmitočet je funkcí hodnot odporu a kondenzátoru. Těchto multivibrátorů je celá řada.

Nestabilní multivibrátory Nesouměrný multivibrátor U tohoto nesouměrného multivibrátoru je kmitočet dán časovými konstantami nabíjení a vybíjení kondenzátoru. Kmitočet kolísá v určitém pásmu v závislosti na teplotě, napájecím napětí a na vlastnostech logických členů.

Souměrný multivibrátor 1 Kmitočet tohoto multivibrátoru je určen přibližně vztahem: f = 1/2 RC Při shodných hodnotách R a C bude výstupní střída požadovaného kmitočtu 1: 1. Odpory R 1 a R 2 mohou být maximálně 2 k. Máli obvod vstup „synchro“, pak při vstupním signálu logické 1 kmitá a při vstupním signálu logické 0 je zablokován, při čemž výstup Q je ve stavu logické 1.

Souměrný multivibrátor 2 Kmitočet takovéhoto multivibrátoru je dán vztahem : f = 8/(R 1 C 1+ R 2 C 2) Při shodných hodnotách R a C bude výstupní střída požadovaného kmitočtu 1: 1. Má-li obvod vstup „synchro“, pak při vstupním signálu logické 1 kmitá a při vstupním signálu logické 0 je zablokován, při čemž výstup Q je ve stavu logické 1. Nejmenší přípustné rezistory jsou 470 , což je dáno největším přípustným proudem Is předchozího členu.

Souměrný multivibrátor bez zakmitávání Některé multivibrátory zakmitávají do záporných hodnot, což bývá v některých případech nepřípustné. Tomu se lze vyhnout použitím multivibrátoru, jehož kmitočet lze nastavit vhodnou volbou kapacity a rezistoru.

Stabilní multivibrátory Stabilní souměrný multivibrátor Požaduje-li se přesná a stabilní frekvence výstupních impulsů, musí být základní multivibrátor řízen krystalem (kmitočet zde určuje přesně krystal). Logické členy jsou zpětnovazebními rezistory R 2 a R 3 nastaveny do nestabilního stavu. Vzájemnou vazbou se překlápějí navzájem kmitočtem daným sériovou rezonancí použitého krystalu. Při použití krystalu na nižších frekvencích se multivibrátor rozkmitává na lichých harmonických kmitočtech, což se dá odstranit přidáním naznačené kapacity vhodné velikosti.

Monostabilní klopný obvod je klopný obvod s jedním stabilním stavem. Jeho výstupní signál je jeden obdélníkový impuls, který vznikne na vnější popud, tj. přivedením vnějšího signálu i na vstup. Délka impulsu (nebo-li labilní stav) je závislá na parametrech obvodu.

Ve stabilním stavu je tranzistor T 1 zavřen a tranzistor T 2 proudem báze Ib 2, daným napětím zdroje a rezistorem Rb 2, otevřen. Napětí Uke 2 je téměř nulové. , tedy i báze tranzistoru T 1 má téměř nulový potenciál a tranzistor je zavřen. Kondenzátor je v tomto stavu nabit na napětí zdroje. Nabití kondenzátoru je závislé na časové konstantě Rk 1 C. Po přivedení vstupního kladného impulsu na kondenzátor Cv se tranzistor T 1 otevře a změna napětí se přenese na bázi tranzistoru T 2 , který se uzavře. V tomto nestabilním stavu vydrží obvod tak dlouho, dokud se kondenzátor C nabíjí přes otevřený tranzistor T 1 a rezistor Rb 2. Po nabití kondenzátoru začne bází tranzistoru T 2 téci proud Ib 2 , tranzistor T 2 se otevře a tranzistor T 1 se zavře. Obvod se vrací do původního stavu. Přechody tranzistorů do nasyceného stavu jsou velmi rychlé, mají tzv. lavinový charakter.

Obvod se může ovládat kladnými impulsy, přiváděnými do báze tranzistoru T 1 nebo zápornými, přiváděnými do báze tranzistoru T 2.

Realizace monostabilního klopného obvodu Monostabilní klopné obvody jsou vyráběny též jako integrované obvody. Lze je také sestavit z členů NAND a tranzistorů.

Použití monostabilního klopného obvodu MKO má mnohostrannější využití než AKO. Používá se jako zpožďovací prvek, ke generování impulsů, jako pulzní detektor, časování a řízení obvodu a pod. Monostabilní klopný obvod jako pulzní detektor Obvod je navržen tak, že při normálním sledu vstupních impulsů zůstává trvale spuštěn a jestliže se jeden ze vstupních impulsů ztratí vinou poruchy, objeví se na výstupu MKO impuls (výstup Q přejde z H do L a zpět). Trvání výstupního impulsu T monostabilního klopného obvodu musí být delší, než perioda t 1 hlídaného signálu, neboť v takovém případě zůstává výstup trvale ve stavu H, který reprezentuje bezchybný chod rotoru. Když se motor zastaví, je t 2 > T a výstup monostabilního klopného obvodu přejde do klidového stavu L signalizující poruchu.

Monostabilní klopný obvod jako zpožďovací logický člen Zpožďovací logický člen je časový logický člen, který na vstupní logický signál reaguje výstupním logickým signálem stejného tvaru, ale časově zpožděným. Tyto logické členy mohou být také jen se zpožděným zapnutím nebo jen se zpožděným vypnutím. Signál, který má být zpožděn, se přivádí na MKO A. MKO B po skončení výstupního impulsu z MKO A aktivuje požadovanou operaci - zpožděný vstupní impuls. Zpoždění je dáno šířkou impulsu MKO A. MKO B může být nastaven i tak, že generuje impulsy o stejné šířce jako jsou impulsy vstupní.

Znovuspustitelný monostabilní klopný obvod Většina MKO vyžaduje konečnou časovou periodu, aby se obvod zotavil ze spouštěcího impulsu. Tato doba zotavení omezuje pracovní cyklus většiny MKO asi na 90%. V integrované formě existují ale i obvody, které mají dobu zotavení prakticky nulovou, takže dovolují 100% pracovní cyklus výstupů. To znamená konstantní logickou 1 na výstupu Q. Těmto obvodům říkáme znovuspustitelný MKO a k jejich výhodám patří schopnost generovat velmi dlouhé výstupní impulsy. Stačí nastavit dobu kmitu delší, než interval mezi spouštěcími impulsy.

Se vzestupnou hranou prvního spouštěcího impulsu MKO spustí, ale než může dokonči výstupní impuls T 1, objeví se druhý vstupní impuls. S jeho vzestupnou hranou se první časovací interval ukončí a iniciuje se časový interval nový T 2. Jestliže po druhém impulsu už žádný nenásleduje, generuje MKO už svůj normální výstupní impuls o délce dané prvky R a C.

Integrované monostabilní klopné obvody 74121 a 74123 Běžně se používají buď monostabilní klopné obvody 74121 či dvojitý monostabilní klopný obvod 74123, které jsou retrigrovatelné. Obvod 74121 se spouští změnou stavu vycházející z funkce y = ( A 1 + A 2). B Čas generovaného pulsu je dán vztahem tout = Ct. Rt. ln 2 Používá se pro časy v rozsahu 40 ns – 40 s se stabilitou doby kyvu +0, 15% a – 0, 2%. Hodnota Rmax= 40 kΩ. Při použití kondenzátoru C> 1000 p. F se provádí zapojení prvků R, C.

Schmittův klopný obvod Tento klopný obvod se překlápí podle velikosti vstupního napětí. Schematická značka Schmittova klopného obvodu je na obrázku. Pokud signál překročí překlápěcí úroveň, je na výstupu logická 1. Při poklesu napětí pod překlápěcí úroveň se vrací jeho výstup opět do logické 1. Obvod může být realizován pomocí diskrétních součástek, nebo jako monolitický integrovaný obvod.

Obvod je tvořen vlastně dvěma zesilovači s emitorovou vazbou. V normálním stavu je tranzistor T 1 zavřen a tranzistor T 2 otevřen. Na rezistoru Re vzniká průchodem proudů Ik 2 a Ib 2 úbytek napětí Ue. Báze tranzistoru T 1 je oproti emitoru zápornější a zavírá ho. Průchodem proudu rezistory Rk 1, Rb 2 a Re se na bázi tranzistoru T 2 vytvoří kladný potenciál, který udržuje tranzistor otevřený. Přivede-li se na vstup obvodu kladný signál V, otevře se tranzistor T, jeho kolektorové napětí se zmenší, zmenší se i proudy Ik 2 a Ib 2 a tím i úbytek Ue. Báze tranzistoru T 1 se stává kladnější a udržuje tranzistor otevřený. Báze tranzistoru T 2 je přes rezistor Rb 2 a otevřený tranzistor T 1 spojena s vlastním emitorem.

Báze i emitor tranzistoru T 2 jsou na stejném potenciálu a tranzistor je zavřený. Tento stav obvodu zůstává tak dlouho, dokud vstupní signál bude větší než součet úbytků Ue a Ube za tohoto stavu obvodu. Napětí Ue je nyní dáno proudy Ik 1 a Ib 1. Protože proudy Ik 1 a Ik 2 se mohou lišit, může se lišit i napětí Ue a úroveň překlápění obvodu při zvyšování a snižování vstupního napětí bude různá. Rozdílem těchto úrovní (Uvst 1 – Uvst 2) je dána tzv. hystereze obvodu, která je závislá hlavně na kolektorovém proudu Ik 1. Sníží-li se napětí na vstupu pod velikost Uvst 2, tranzistor T 1 se zavře, jeho kolektorové napětí se zvýší a napětí na bázi tranzistoru T 2 tranzistor otevře. Přechody tranzistorů do nasyceného stavu se dějí lavinovitě.

Prahové hodnoty jsou označeny : o Up - horní práh o Um - dolní práh o Hystereze je potom (Up - Um) a zabezpečuje jistou odolnost proti šumu.

Aplikace Schmittova klopného obvodu (SKO) Logický obvod vyžaduje na vstupu signály s krátkými hranami, protože jinak by se na výstupu objevilo kmitání, které by způsobilo chybné ovládání sekvenčních obvodů způsobené vlivem doby průchodu oblastí nestability. Aplikace SKO jsou založeny právě na schopnosti zpracovávat tyto signály s pomalými hranami. Této vlastnosti se využívá např. tehdy, potřebujeme-li spolupráci dvou obvodů nebo systémů s různými rychlostmi, na úpravu signálů jako je tvarovač signálů různých průběhů na obdélníkový průběh, k vyloučení parazitních signálů, při realizaci oscilátoru nebo při počátečním nulování.

SKO jako převodník signálu mezi logickými systémy s různými rychlostmi Logický systém je někdy vytvořen z více různých logických stavebnic s cílem dosáhnout například kompromisu mezi rychlostí funkce a spotřebovaným příkonem. Čelo a týl impulsů však nemusí navzájem vyhovovat. Tyto nevýhody odstraní Schmittův klopný obvod, zařazený mezi výstup pomalého obvodu a vstup rychlého obvodu.

Vyloučení parazitních signálů pomocí SKO Užitečný signál je někdy doprovázen mnohem kratšími poruchovými (závadovými) signály, které však stačí zapůsobit na sekvenční klopné obvody a způsobit hazardy. S tím se setkáme, když se v relativně rychlých logických obvodech používají signály vznikající v pomalejším systému. Na parazitní signály pomalý systém nereaguje, ale rychlejší ano. Signály se proto upravují v integračních obvodech RC s dostatečně velkou časovou konstantou. Vzhledem ke krátkému trvání velmi rychlých parazitních signálů se tyto potlačí aniž by se potřebné signály příliš posunuly nebo i zcela neztratily. Schmittův klopný obvod umístěný za takovým RC článkem obnoví pravoúhlé signály, ze kterých jsou parazitní signály odstraněny.

SKO použitý v obvodě pro počáteční nulování Při zapnutí napájecího napětí logického systému se nastaví sekvenční obvody do libovolného stavu. Aby systém zahájil správnou činnost, musí se do něj přivést takzvaný nulovací signál, který nastaví obvody do výchozího (počátečního) stavu. Činnost tohoto obvodu je taková, že se přes rezistor nabíjí kondenzátor, čímž se dosáhne takového časového zpoždění, které stačí k ustálení napájecího napětí po zapnutí zdroje. Schmittův klopný obvod pak má výstupní napětí v logické 0 do té doby, než napětí na kondenzátoru dosáhne překlápěcí úrovně.

Na obrázku je znázorněn průběh nulování procesoru. První průběh je průběh napětí na kondenzátoru po zapnutí napájení. Druhý průběh je výstup ze SKO. Třetím průběhem jsou hodinové pulsy, kterými se zapisuje výstup ze SKO do klopného obvodu zajišťujícího synchronizaci nulování s hodinkami. Poslední průběh je vlastní nulovací signál procesor.