Gestin de memoria 1 Definicin La memoria es

Gestión de memoria 1

Definición • La memoria es una amplia tabla de datos, cada uno de los cuales con su propia dirección • Tanto el tamaño de la tabla (memoria), como el de los datos incluidos en ella dependen de cada arquitectura concreta • Para que los programas puedan ser ejecutados es necesario que estén cargados en memoria principal • La información que es necesario almacenar de modo permanente se guarda en dispositivos de almacenamiento secundarios también conocidos como memoria secundaria Gestión de memoria 2

Localidad • Los procesos tienden a concentrar sus referencias en un intervalo de tiempo en un subconjunto de su espacio de direcciones • Según Donald Knuth [1971]: • Los programas, normalmente, tienen un perfil muy desigual, con unos pocos picos agudos. . . También encontramos que menos del 4 por 100 de un programa, generalmente, representa más de la mitad de su tiempo de ejecución • Es una propiedad empírica más que teórica • La localidad puede ser de dos tipos: • Localidad espacial • Localidad temporal Gestión de memoria 3

Localidad espacial y temporal • Localidad espacial: una vez hecha una referencia a una posición de memoria, es muy probable que las localidades cercanas sean también referenciadas. • En apoyo a esta observación encontramos: • Ejecución secuencial del código • Tendencia de los programadores a colocar próximas entre sí las variables relacionadas • Acceso a estructuras de datos de tipo matriz o pila • Localidad temporal: una vez hecha una referencia a una posición de memoria en un determinado instante t, es muy probable que esa misma posición sea accedida en un instante t + t • Justificada por: • Formación de ciclos • Subrutinas • Pilas Gestión de memoria 4

Jerarquía de memoria • La jerarquización de la memoria es un intento de aumentar el rendimiento de los computadores • Para ello se aprovechan los avances tecnológicos en el diseño de memorias y la localidad de los programas • Memorias rápidas: tienen un coste elevado y una capacidad pequeña • Memorias lentas: son baratas y tienen una capacidad alta Registros internos del procesador Mayor rapidez menor tamaño y mayor precio Caché on-chip L 1 Caché externa L 2 Menor rapidez mayor tamaño y menor precio Memoria principal Discos magnéticos CD-ROM - Cintas Gestión de memoria 5

Fragmentación • Fragmentación = memoria desaprovechada • Puede ser de dos tipos, interna y externa • Fragmentación interna • Se debe a la diferencia de tamaño entre la partición de memoria y el objeto residente dentro de ella • Se produce siempre que se trabaje con bloques de memoria de tamaño fijo • Si el tamaño del objeto no coincide con el de la partición, queda una zona que no se puede aprovechar • Fragmentación externa • Se debe al desaprovechamiento de memoria entre particiones Gestión de memoria 6

Direcciones Simbólicas/Físicas Compilador o Ensamblador Programa fuente Programa objeto Otros objetos Enlazador Bibliotecas dinámicas Programa ejecutable Cargador Bibliotecas Memoria Gestión de memoria 7

Reubicación • La reubicación hace referencia al hecho de poder localizar a los programas para su ejecución en diferentes zonas de memoria • Reubicación estática • Se realiza antes o durante la carga del programa en memoria • Los programas no pueden ser movidos una vez iniciados • Reubicación dinámica • Los programas pueden moverse en tiempo de ejecución • El paso de dirección virtual a dirección real, se realiza en tiempo de ejecución • Necesita hardware adicional (MMU) Gestión de memoria 8

• Esquemas de gestión de memoria • • • Máquina desnuda Monitor monolítico o residente Asignación de memoria particionada contigua Asignación de memoria particionada no contigua Memoria virtual Gestión de memoria 9

Máquina desnuda • Es la manera más sencilla de gestionar la memoria: no existe ningún gestor • El usuario controla toda la memoria • El sistema no porporciona ningún servicio Memoria Usuario Gestión de memoria 10

Monitor monolítico o residente MEMORIA • Protección: MONITOR Dirección límite CPU Dirección>Límite Sí No Error de direccionamiento Gestión de memoria 11

Memoria particionada contigua • Se asigna una partición de memoria a cada proceso MFT MVT Sistema multiprogramado con tamaño y número de particiones fijo Fragmentación interna y externa Sistema multiprogramado con tamaño y número de particiones variable Fragmentación externa Desventaja en la asignación dinámica de memoria Problema: intercambio de trabajos con E/S pendiente Ventaja en la asignación dinámica de memoria Requiere algoritmos de gestión de memoria más complejos • Protección: registros límite o base-límite • Fragmentación externa: compactación Gestión de memoria 12

Registros límite • No soporta reubicación dinámica MEMORIA Límite inferior Programa X CPU <= >= Sí No Error de direccionamiento Gestión de memoria 13

Registros base-límite • Soporta reubicación dinámica MEMORIA Límite Sí < + Programa X Límite CPU Base No Error de direccionamiento Gestión de memoria 14

Tabla de descripción de particiones 0 K Sistema operativo Número Base Tamaño de la partición 100 K 400 K 0 K 100 K ASIGNADA 1 100 K 300 K LIBRE 2 400 K 100 K ASIGNADA 3 500 K 250 K ASIGNADA 4 700 K 150 K ASIGNADA 5 900 K 100 K LIBRE 0 Pi 500 K Pj 750 K Pk Estado de la partición 900 K 1000 K Gestión de memoria 15

Memoria particionada no contigua • Esquemas: • • Segmentación Paginación Segmentación paginada Paginación segmentada Gestión de memoria 16

Segmentación • Es un esquema de gestión de memoria con varias ventajas: • Permite que los bloques de un proceso (código, datos, pila, DLLs, etc. ) puedan estar situados en áreas de memoria no contiguas • Suministra reubicación dinámica • Aporta protección y uso compartido • Las direcciones en estos sistemas tienen dos componentes: número de segmento y offset • En el 80 x 86 mov eax, ds: esi • Para localizar el dato se utiliza el selector DS y el desplazamiento SI • Los segmentos pueden tener tamaños diferentes Gestión de memoria 17

Segmentación (esquema lógico) Espacio de direccionamiento virtual Espacio de direccionamiento real Memoria física Dátos Código Dátos MMU Datos compartidos Pila Código Pila Gestión de memoria 18

Segmentación (HW) D Procesador S Memoria D ¡¡¡ Error !!! < + Tabla de segmentos RPBTS S RLTS Base 1 Base 2 Base 3 Base 4 Base 5 Base 6 Base 7 Base 8 Límite 1 Límite 2 Límite 3 Límite 4 Límite 5 Límite 6 Límite 7 Límite 8 Base 5 Gestión de memoria 19

Cuestiones • ¿Qué ocurre si la tabla de segmentos es muy grande? • Solución: se guarda en memoria apuntada por un registro base (RPBTS) • Problema: se necesitan dos referencias por cada acceso, uno a la tabla de segmentos y el otro a la posición referenciada • Solución: utilizar registros internos dentro de la CPU (Intel) • En estos registros se almacenan las últimas entradas utilizadas de la tabla de segmentos • Mientras el segmento no se cambie, la entrada se mantiene en estos registros Gestión de memoria 20

Protección y uso compartido • Protección basada en los registros base y límite • Se pueden establecer distintos derechos de acceso (rwx) a cada segmento del proceso • Estos derechos suelen guardarse en la tabla de segmentos de cada proceso • El uso compartido es uno de los argumentos más importantes en favor de la segmentación • ¿Cómo pueden dos o más procesos compartir un segmento? • Basta con que dos entradas en las dos tablas de segmentos (que no tienen por qué coincidir en número) apunten a la misma dirección base Gestión de memoria 21

Ventajas e inconvenientes • Ventajas: • Elimina de fragmentación interna • Permite el crecimiento dinámico de los segmentos • Aporta protección y uso compartido • Permite un enlace y carga dinámicos • Inconvenientes: • Necesita compactación de memoria • En sistemas antiguos se fijaba un tamaño máximo fijo para cada segmento • Necesita hardware adicional • Los bloques de memoria no son múltiplos enteros de los bloques que se traen desde el disco Gestión de memoria 22

Paginación • Es un esquema de gestión de memoria en el que la asignación de memoria no es contigua • El espacio de direcciones virtuales de un proceso está dividido en bloques de tamaño fijo llamados páginas • La memoria física se divide en marcos de página • La dirección virtual consta de un número de página virtual y un desplazamiento • La traducción de direcciones se lleva a cabo con la ayuda de la tabla de páginas (TDP) • La TDP se construye en tiempo de carga del proceso en memoria Gestión de memoria 23

Paginación (esquema lógico) Espacio de direccionamiento virtual Espacio de direccionamiento real Memoria física Código Páginas A B C D E F G B MMU D Marcos A C Gestión de memoria 24

Paginación (HW) D Procesador P Memoria D M D Tabla de páginas RPBTP P RLTP Marco 1 Marco 2 Marco 3 Marco 4 Marco 5 Marco 6 Marco 7 Marco 8 Marco 5 Gestión de memoria 25

Consideraciones • Si se piden “s” posiciones de memoria • nº páginas asignadas=[s/p] • p: tamaño de la página • Si el cociente anterior no es entero se produce la llamada fragmentación de página • Los marcos libres se suelen mantener en una lista enlazada • Si la TDP es muy grande, ésta se debe mantener en memoria principal • Para acelerar los accesos se emplean memorias asociativas (TLB) Gestión de memoria 26

Paginación con TLBs (HW) D Procesador P D M Marco 5 Tabla de páginas RPBTP P RLTP Memoria Marco 1 Marco 2 Marco 3 Marco 4 Marco 5 Marco 6 Marco 7 Marco 8 TLB A X V C P T S R D 3 24 89 19 5 18 5 10 Gestión de memoria 27

Protección y uso compartido • Protección basada en bits de acceso de las entradas de la TDP • Compartir páginas es bastante sencillo • Basta con que dos o más procesos tengan en una de sus entradas de la TDP la misma referencia a un marco • La paginación es gestionada por completo por el sistema operativo • La paginación elimina la fragmentación externa, pero no la interna • Con página grande aumentamos la fragmentación interna pero disminuimos el tamaño de la TDP Gestión de memoria 28

Problemas de la paginación • Fragmentación interna (ya comentado) • Si el número de páginas es grande, la zona de memoria ocupada por la TDP puede ser excesiva • Ejemplo: • • Tamaño de cada entrada de la TDP: 4 bytes Espacio de direccionamiento: 32 bits Páginas de 4 Kbytes Tamaño de la TDP: 4 Mbytes • Solución • Tabla de páginas paginada • Se emplea un directorio de páginas Gestión de memoria 29

Paginación de la TDP Dirección virtual D Dir P Memoria D M Directorio de páginas RPBTP Dir RLTP Tabla 1 Tabla 2 Tabla 3 Tabla 4 Tabla 5 Tabla 6 Tabla 7 Tabla 8 D Tabla de páginas P Marco 1 Marco 2 Marco 3 Marco 4 Marco 5 Marco 6 Marco 7 Marco 8 Gestión de memoria 30

Segmentación paginada • Es posible combinar los esquemas de paginación y segmentación • De este modo podemos obtener las ventajas de ambos a costa de complicar el HW • Combinaciones: • Segmentación paginada • Paginación segmentada (no se emplea en la práctica) • En la segmentación paginada, cada segmento se divide en páginas • En la paginación segmentada, cada página se divide en segmentos Gestión de memoria 31

Segmentación paginada (HW) Dirección virtual S P Memoria D M Tabla de segmentos RPBTS + D Tabla de páginas S RLTS Base de la tabla de páginas Gestión de memoria 32

Memoria caché • Intenta reducir el desajuste entre las velocidades del procesador y de las memorias • Su empleo se justifica por la localidad de los programas • Es una solución de compromiso entre mejora de rendimiento y precio • La idea de emplear memorias caché consiste en mantener en ellas los datos o instrucciones que el procesador necesita en cada momento • Si los datos o instrucciones se encuentran en la caché el acceso en muy rápido, si no es así, los datos se traen desde memoria principal en bloques Gestión de memoria 33

Diseño de la caché • A los bloques de transferencia entre memoria principal y memoria caché se les denomina líneas o vías de caché • Decisiones de diseño: • ¿Qué tamaño deben tener las líneas de caché? • ¿Cómo se sabe si un bloque está en la caché? • ¿Cómo se establece la correspondencia entre líneas de caché y bloques de MP? • ¿Qué hacer cuando una línea de caché es modificada? • ¿Qué estrategia se debe emplear cuando es necesario reemplazar una línea de caché? Gestión de memoria 34

Memoria cache Parámetros de un sistema con memoria cache: • Política de ubicación • Las políticas de ubicación establecen la correspondencia entre los bloques de la MP y de la MCa Política de extracción • Determinan cuándo y qué información se envía de MP a MCa • Política de reemplazo • Determinan cuándo y qué bloque se sustituye de las MCa con política de ubicación asociativa • Política de actualización • Determinan el instante en que se actualiza la información en MP cuando se produce una escritura en MCa Problema de coherencia de la MCa Gestión de memoria 35

Políticas de ubicación • Las políticas de ubicación establecen la correspondencia entre los bloques de la MP y de la MCa • Las políticas de ubicación más importantes son: • Directa • Asociativa por conjuntos Ejemplo de aplicación: • Establecer la correspondencia entre MP y MCa en un sistema con: • Dirección física: 20 bits • Tamaño de bloque: 8 bytes = 23 bytes/bloque • Capacidad MCa: 1 Kbytes= 210 bytes Nº bloques MCa = • Capacidad MP: 1 Mbyte = 220 bytes Nº bloques de MP = Gestión de memoria 36

Políticas de ubicación Correspondencia (I): Dirección directa de MP Etiqueta 10 bits Bloque de MCa Palabra 7 bits 3 bits Memoria principal Bloque 0 Memoria caché Etiqueta (B 0) Bloque 0 Etiqueta (B 1) Bloque 1 Etiqueta (B 2) Bloque 2 . . . Etiqueta (B 127) Bloque 127 Comparador Acierto Fallo Bloque 1 . . . Bloque 127 Bloque 128 Bloque 129 . . . Palabra enviada al procesador Bloque 131. 071 Gestión de memoria 37

Políticas de ubicación Correspondencia directa (II): • Consiste en hacer corresponder a todo bloque i de MP el bloque i mod k de MCa, donde k es Ventajas: el número total de bloques de la MCa • La lectura permite el acceso • Una dirección en MCa consta de: simultáneo: • Etiqueta • al directorio y • Nº de bloque de MCa • a la palabra dentro del bloque de MCa • Posición en el bloque (palabra) • Algoritmo de reemplazo trivial Solución: • 23 bytes/bloque 3 bits para la posición dentro del bloque Inconveniente: • 27 bloques de MCa 7 bits para cada bloque • Incremento de la tasa de fallos de la MCa, si dos bloques de MP, • 10 bits para que corresponden a un mismo cada etiqueta bloque de MCa, se utilizan de forma alternativa Gestión de memoria 38

Memoria cache Políticas de ubicación Correspondencia (I): Dirección asociativa de MP Etiqueta Palabra 17 bits Memoria principal 3 bits Bloque 0 Memoria caché Etiqueta (B 0) = Bloque 0 Etiqueta (B 1) = Bloque 1 Etiqueta (B 2) = . . . Etiqueta (B 127) = Fallo Acierto Bloque 1 . . . Bloque 2 Bloque 127 . . . Bloque 128 Bloque 129 . . . Bloque 127 Palabra enviada al procesador Bloque 131. 071 Gestión de memoria 39

Memoria cache Políticas de ubicación Correspondencia asociativa (II): • Cualquier bloque de MP puede ubicarse en cualquiera de los bloques de la cache • Una dirección en MCa consta de: • Etiqueta • Posición en el bloque (palabra) Solución: • 23 bytes/bloque 3 bits para la posición dentro del bloque • 217 bloques de MP 17 bits para cada etiqueta Ventaja: • Flexibilidad (permite la implantación de gran variedad de algoritmos de reemplazo) Inconveniente: • Coste de las comparaciones Gestión de memoria 40

Memoria cache Políticas de ubicación Correspondencia por conjuntos (I): Dirección deasociativa MP Etiqueta Conjunto de MCa Palabra 11 bits 6 bits Bloque 0 3 bits Memoria caché Etiqueta (B 0) Etiqueta (B 1) Etiqueta (B 2) Etiqueta (B 3) C 0 C 1 Bloque 0 Bloque 1 Bloque 2 Bloque 3 Etiqueta(B 127) (B 126) Bloque 126 Etiqueta (B 127) Bloque 127 C 63 Bloque 1 . . . C 0 Bloque 63 Bloque 64 C 1 Bloque 65 . . . Memoria principal . . . Bloque 127 C 63 Bloque 128 Bloque 129 . . . Comparador 0 Fallo Comparador 1 Acierto Palabra enviada al procesador Bloque 131. 071 Gestión de memoria 41

Políticas de ubicación Correspondencia asociativa por conjuntos (II): Consiste en dividir la MCa en C conjuntos de B bloques cada uno • Se aplica: • Correspondencia directa a nivel de conjunto • Correspondencia asociativa a nivel de bloque • Un bloque i de MP puede ubicarse en cualquier bloque del conjunto i mod C de MCa • Una dirección en MCa consta de: • Etiqueta, • Conjunto y • Posición en el bloque • Solución (asignando 2 bloqs. /cjto. ): • 23 bytes/bloque 3 bits para la posición dentro del bloque • 26 conjuntos en MCa 6 bits para cada conjunto • 11 bits para cada etiqueta • El coste de la búsqueda depende del número y longitud de las etiquetas que se tienen que comparar simultáneamente Ventaja: • Reduce el coste de la totalmente asociativa proporcionando un rendimiento cercano a esta última Gestión de memoria 42

Memoria caché • Coherencia: ¿qué ocurre si un dato de la caché se modifica? • En tal caso se produce una inconsistencia entre los contenidos memoria caché y memoria principal • Problema grave en sistemas multiprocesador • Estrategias de actualización: • Write back • Write through • También cabe considerar las estrategias de sustitución de líneas de caché cuando existen varias vías por conjunto • Normalmente se emplean cachés separadas para instrucciones y para datos Gestión de memoria 43

Ejercicio • Sea una computadora que dispone de una memoria principal entrelazada y memorias caché separadas con las siguientes características: • § El tamaño de un bloque de memoria es de 32 bytes • § Memoria principal: • § Capacidad: 256 Mbytes • § Memoria caché: • § Asociativa por conjuntos, estructurada según: • § Memoria caché de instrucciones: 8 Kbytes con 4 bloques por conjunto. • § Memoria caché de datos: 8 Kbytes con 2 bloques por conjunto. Gestión de memoria 44