FTK Dualoutput HOLA ROD FTK Data Fomatter Input

FTK全体像 Dual-output HOLA RODの出力を FTK用にコピー Data Fomatter Input Mezzanine 各処理単位へ分配 RODからのhitを Cluster化 Waseda UChicago FNAL AM board(並列) ATCA パターンパッチン グ AUX board(並列) トラックフィッティ ング PISA Argonne 13/09/20 日本物理学会 2013年秋期大会 FTK to LVL 2 Crate FTK全飛跡情報をLVL 2へ 2

FTKのInput ROD Output Fiber Pixel SCT IBL (IBL) N/A→ 56 (2015) 80 Mch (12 M) 6 Mch B バンチ衝突 1 ~20(40)MHz Pixel 2 44 44 38 → 76 (2018) 76 26 → 52 (2015) 52 Disk 24 ROD 132 → 252 Total (~2018) SCT ~75 k. Hz Total Within 2. 5μs 56 Advanced Telecom Computing Architecture x 4 crate DF x 8枚 24 252 90 → 128 (2015) 128 222 → 380 (~2018) 380 Event rate: 100 k. Hz ~1 k. Hz Within 40 ms ROB ROD data: 40 MHz 32 bit data (最大 2 hitを含む) LVL 2 CPU Farm 13/09/20 Fiber x 4 IM (計128枚) 512 Fiber links(Pixel/IBL: 256, SCT: 256) 日本物理学会 2013年秋期大会 3

受信部の詳細(IM) FPGA一つがPixel, SCTそれぞれを一つずつ受け取りClusteringを行う →FPGAには全て同じFWを実装できる FPGA SCT Spartan 6 Pixel SCT to DF from ROD Pixel F M C Fiber links Clustering Pixel To. T φ 小 SCT 1 2 3 4 5 中 大 η 13/09/20 : To. Tの重み付け平均 日本物理学会 2013年秋期大会 平均: 3. 5 幅: 4 4

テスト用IM から実機用 IM へ Outputプロトコルの変更 VME用IM ATCA用IM DFの開発に伴いIMをそれまでのテスト版から実機版へと変更 frequency VME用IM EDRO 320 MHz ATCA用IM 40 MHz output線 Single-ended 24 lines 1 wordあたりの clock数 1 clockで 1 word(24 bits) DF LVDS 3 lines 8 clockで 1 word(24 bits) 少ない線で通信できるように、output線を減少 → high frequencyでのLVDSによるserializeへ VME用IM 13/09/20 ATCA用IM 日本物理学会 2013年秋期大会 6