Floorplan CTS 375 DFM ICC Floorplan CTS 675

介绍 Floorplan CTS 布局 3/75 布线 DFM

ICC做什么？ 介绍 Floorplan CTS 布局 6/75 布线 DFM

参考库 做物理设计首先要建立reference library Reference library 包括以下几部分：stand cell library、pad library、macro cell - 可以用Milkyway软件来创建； Stand cell 包括inverters、buffers、ands、ors、nands、muxes、 flip-flops等； Pad cell 包括信号pad、电源地pad； Macro 即设计中用到的一些宏模块，如SRAM、PLL； 下页以图讲解stand cell、pad cell、macro。 介绍 Floorplan CTS 布局 8/75 布线 DFM

IO与PAD的关系续 Triple Stagger IO PAD 介绍 Floorplan CTS 布局 14/75 注意什么是IO，什么 是PAD 它们如何摆放！！ 布线 DFM

管脚排列文件（. tdf） set_pad_physical_constraints -pad_name clk_block -side 1 -order 1 set_pad_physical_constraints -pad_name data_in_block -side 1 -order 2 set_pad_physical_constraints -pad_name en_block -side 2 -order 1 set_pad_physical_constraints -pad_name fsk_out_block -side 2 -order 2 set_pad_physical_constraints -pad_name VDD -side 3 -order 1 set_pad_physical_constraints -pad_name VSS -side 3 -order 2 set_pad_physical_constraints -pad_name VDD_IO -side 4 -order 1 set_pad_physical_constraints -pad_name VSS_IO -side 4 -order 2 set_pad_physical_constraints -pad_name CORNER 1 -side 1 -order 0 set_pad_physical_constraints -pad_name CORNER 2 -side 2 -order 0 set_pad_physical_constraints -pad_name CORNER 3 -side 3 -order 0 set_pad_physical_constraints -pad_name CORNER 4 -side 4 -order 0 介绍 Floorplan CTS 布局 15/75 布线 DFM

. tdf文件语法 set_pad_physical_constraints objects | -pad_name stringpad_name [-side_number] [-order_number] 介绍 Floorplan CTS 布局 16/75 布线 DFM

布图规划 介绍 Floorplan CTS 布局 19/75 布线 DFM

效果预估-Congestion 介绍 Floorplan CTS 布局 23/75 布线 DFM

时钟树综合(CTS) 在sdc文件中用create_clock命令创建时钟，同时定义了时钟源点如： create_clock [get_pins U_TOP_PAD/Pad_inout_PF 5_CAM_PCLK/C] -name CPCK -period 10 –waveform {0 5} 这条命令在U_TOP_PAD/Pad_inout_PF 5_CAM_PCLK/C这个pin处创建了 时钟，这个pin就是名为CPCK的时钟的时钟源点 介绍 Floorplan CTS 布局 39/75 布线 DFM

时钟树综合(CTS) 首先定� non default routing rule 再指定CTS使用定� 的my_route_rule, -layer_list 定� 了CTS使用 哪几� 金属走� 介绍 Floorplan CTS 布局 41/75 布线 DFM

Routing 介绍 Floorplan CTS 布局 45/75 布线 DFM

Routing主要由以下四个步� 完成： Ø Global routing（全局布� ） Ø Track assignment（布� 通道分配） Ø Detail Routing（�� 布� ） Ø Search and repair（布� 修� ） 介绍 Floorplan CTS 布局 49/75 布线 DFM

后仿真步骤 与逻辑综合完时序仿真步骤一样： Ø 1. 将布局布线完导出的SDF文件添加到Testbench中 Ø 2. 创建新的 程 Ø 3. 添加布局布线完导出的网表文件fsk_layout. sv Ø 4. 添加标准单元的Verilog模型文件 /home/smic_40/SCC 40 NLL_HS_RVT_V 0 p 1 a/verilog/SCC 40 NLL_HS_RVT_V 0 p 1. v Ø 5. 添加输入输出IO的Verilog模型文件 /home/smic_40/SP 40 NLLD 2 RN_3 P 3 V_V 0 p 2/verilog/SP 40 NLLD 2 RNP_3 P 3 V_V 0 p 1. v Ø 6. 编译及仿真 73/75

THANK YOU! 75/75