FLIP FLOP MATA KULIAH TEKNIK DIGITAL DISUSUN OLEH
- Slides: 9
FLIP- FLOP MATA KULIAH TEKNIK DIGITAL DISUSUN OLEH : RIKA SUSANTI, ST
FLIP - FLOP n n Merupakan suatu rangkaian digital yang mempunyai 2 (dua) buah output yang satu sama lain mempunyai keadaan output yang berbeda. Jenis – Jenis Flip – Flop : 1. RS Flip-flop (RS-FF) 2. D Flip-flop (D-FF) 3. JK Flip-flop (JK-FF)
RS FLIP-FLOP Tabel Kebenaran : n S R 0 0 Keadaan memori Keadaan reset 0 1 Rangkaian 0 R-S 1 Flip-Flop dengan 2 buah gerbang NOR : 1 0 Keadaan set 1 1 0 0 Keadaan illegal
Cont… n Rangkaian R-S Flip-Flop dengan 2 buah gerbang NAND : Tabel Kebenaran : S R 0 0 1 1 Keadaan illegal 0 1 Keadaan reset 1 0 Keadaan set 1 1 Keadaan memori
Cont… RS-FF mempunyai 4 kemungkinan keadaan output yaitu : n Keadaan Set apabila keadaan output = 1 dan =0 n Keadaan Reset apabila keadaan output = 0 dan =1 n Keadaan memori apabila keadaan outputnya sama dengan keadaan output sebelumnya (mempertahankan keadaan set atau reset) n Keadaan illegal Keadaan ini tidak diinginkan karena kedua output mempunyai keadaan logika yang sama
R-S-T FLIP-FLOP Rangkaian : Tabel Kebenaran : T S R 0 X X 1 0 0 1 0 1 1 1
D FLIP-FLOP n n n Kelemahan RS flip-flop adanya keadaan ilegal. Untuk mengatasi hal tersebut RS flip-flop dikembangkan menjadi D flip flop yang hanya memiliki keadaan set, reset dan memori. Rangkaian dan tabel kebenaran D Flip-flop : T D 0 X 1 0 0 1 1 0
D FLIP-FLOP (CONT…)
J-K FLIP-FLOP n n Pada J-K flip-flop selain terdapat keadaan set, reset, dan memori, terdapat keadaan baru yang disebut keadaan toggle yaitu suatu keadaan output flip-flop yang merupakan komplemen dari keadaan output sebelumnya. Berikut ini rangkaian dan tabel kebenaran untuk J-K flip-flop yang aktif selama input T (clock) berlogika 1. T J K 0 X X 1 0 0 1 0 1 1 1
- Mata kuliah teknik digital
- Sr flip-flop disusun dari gerbang
- Kelompok rangkaian logika kombinasional
- Mata kuliah metode penelitian teknik informatika
- Fakultas teknologi industri gunadarma
- Sap gunadarma teknik informatika
- One flip flop per state method
- Truth table of sr flip flop
- Flip flop waveform
- Latch with a triggering circuit form a