Fachhochschule Dortmund CPU Programmausfhrung University of Applied Sciences

Fachhochschule Dortmund CPU, Programmausführung University of Applied Sciences Speicher IO Bussysteme Die Register sind sichtbar für den Programmierer! Autor, weitere Informationen (zu bearbeiten: Ansicht - Kopf- und Fußzeile) 1

Fachhochschule Dortmund CPU, Programmausführung University of Applied Sciences Ausführungseinheit: Gesteuert durch die in der Befehlseinheit stehenden Maschineninstruktion werden Daten verarbeitet. Die Daten sind entweder in den Registern vorhanden oder werden aus dem Speicher bzw. der IO geholt. Daneben gibt es Transportinstruktionen, die Daten aus dem Speicher in Register holen oder aus Registern abspeichern (bzw. IO). Einf. in die WI 1 - DV-Infrastruktur WS 03/04 2

Fachhochschule Dortmund CPU, Programmausführung University of Applied Sciences Die Adressiereinheit sorgt dafür, dass die richtigen Adressen an die Speichersteuerung gegeben werden. Die Busschnittstelle sorgt für die Kommunikation mit der „Außenwelt“ der CPU. Sie enthält die „Prefetch-Queue“. Dort werden Instruktionen auf Vorrat gelesen, während parallel die Verarbeitung von CPU-Daten läuft. Einf. in die WI 1 - DV-Infrastruktur WS 03/04 3

Fachhochschule Dortmund CPU University of Applied Sciences Befehlszyklus der CPU: while (TRUE) { Hole nächste Instruktion (Adresse im IP); Führe Instruktion aus; if (Interrupt) Führe Interruptmechanismus aus; } Einf. in die WI 1 - DV-Infrastruktur WS 03/04 4

Fachhochschule Dortmund Register University of Applied Sciences mov-Instruktion: kopieren zwischen Registern, vom Register zum Speicher, vom Speicher zum Register mov ist die am häufigsten vorkommende Instruktion im Programmtext Einf. in die WI 1 - DV-Infrastruktur WS 03/04 5

Fachhochschule Dortmund Vom Programm zur Machineninstruktion University of Applied Sciences Ein kleines Beispielprogramm in C++ int a, b, c; int main (void) { a=2; b=8; c=a+b; if (c>=0) c=-3*c; else c=2*c; return 0; } Einf. in die WI 1 - DV-Infrastruktur WS 03/04 6

Fachhochschule Dortmund Vom Programm zur Machineninstruktion University of Applied Sciences a, b und c sind Datenfelder für ganze Zahlen. Die Instruktionen beziehen sich über Adressen auf diese Felder. Einfache Transportinstruktionen Bedeutung: mov nach, von add: ein Operand muss in einem Register stehen. Ergebnis im Register. Einf. in die WI 1 - DV-Infrastruktur WS 03/04 7

Fachhochschule Dortmund Vom Programm zur Machineninstruktion University of Applied Sciences if (c>=0) c=-3*c; else c=2*c; Einf. in die WI 1 - DV-Infrastruktur WS 03/04 8

Fachhochschule Dortmund IO-Instruktionen University of Applied Sciences Neben der mov-Instruktion, die für den Datenaustausch zw. Registern und Speicher zuständig ist, gibt es die Instruktionen • in reg, ioport und • out ioport, reg , die Daten zwischen den Registern und den Steuereinheiten von IO-Geräten bewegen (z. B. Tastatur, Bildschirm, Festplatte). Einf. in die WI 1 - DV-Infrastruktur WS 03/04 9

Fachhochschule Dortmund Die Register und ihre Verwendung University of Applied Sciences Register müssen bei der Assemblerprogrammierung berücksichtigt werden. Einf. in die WI 1 - DV-Infrastruktur WS 03/04 10

Fachhochschule Dortmund Fortsetzung der Registeraufzählung University of Applied Sciences Einf. in die WI 1 - DV-Infrastruktur WS 03/04 11

Fachhochschule Dortmund Einschub: Hexadezimal University of Applied Sciences Mit den Dualzahlen kann man wegen der vielen Stellen schlecht umgehen. Daher werden Dualzahlen meist als Hexadezimal-zahlen dargestellt, das sind Zahlen zur Basis 16. Die Ziffern dieser Zahlen sind 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D. Die Hexadezimalzahl 3 C 5 A ist 3*163+12*162+5*161+10*160=15450 Einf. in die WI 1 - DV-Infrastruktur WS 03/04 12

Fachhochschule Dortmund Einschub: Hexadezimal University of Applied Sciences Dual <--> Hexadezimal Man bildet bei dual von rechts 4 er Päckchen. Der Dualwert wird als Hexaziffer dargestellt. 0110 1111 1010 0011 dual 6 F A 3 hexa Einf. in die WI 1 - DV-Infrastruktur WS 03/04 13

Fachhochschule Dortmund University of Applied Sciences Maschinensprache, gesehen im Debug-Modus Microsoft Visual Studio C++ mov a, 2 mov b, 8 mov eax, a add eax, b mov c, eax Einf. in die WI 1 - DV-Infrastruktur WS 03/04 14

Fachhochschule Dortmund University of Applied Sciences . . noch Maschinensprache Einf. in die WI 1 - DV-Infrastruktur WS 03/04 15

c = a+b; Fachhochschule Dortmund mov eax, a University of Applied Sciences add eax, b mov c, eax Daten a Einf. in die WI 1 - DV-Infrastruktur WS 03/04 b c 16

Fachhochschule Dortmund Zahlenspielereien University of Applied Sciences Zur Erinnerung: Zahl der Werte N<= 2 n n = Zahl der Bitstellen Einf. in die WI 1 - DV-Infrastruktur WS 03/04 17

Fachhochschule Dortmund Codierung der Daten University of Applied Sciences Ganze Zahlen ohne Vorzeichen am Beispiel 8 Bit Dualdarstellung mit den Wertigkeiten 27 2 6 2 5 2 4 2 3 2 2 2 1 2 0 Beispiel: 01101100 0*128+1*64+1*32+0*16+1*8+1*4+0*2+0*1 = 108 Einf. in die WI 1 - DV-Infrastruktur WS 03/04 18

Fachhochschule Dortmund Ganze Zahlen University of Applied Sciences Zahlenstrahl 00000001 00000010. . . . 1111 Was passiert, wenn auf die größte Zahl 1111 eine 1 addiert wird? Die neue Zahl ist mit 8 bit nicht mehr darstellbar: 1 0000 In der Rechnertechnologie gibt es diese neunte Stelle nicht, das Ergebnis ist 0000, d. h. die kleinste Zahl. Daher gibt es keinen Zahlenstrahl, sondern eine ringförmige Anordnung. Übrigens wird die abgeschnittene 1 als Überlauf zur weiteren Verwendung anderswo abgespeichert. (Carry-Bit oder -Flag) Einf. in die WI 1 - DV-Infrastruktur WS 03/04 19

Fachhochschule Dortmund Codierung der Daten University of Applied Sciences A B Einf. in die WI 1 - DV-Infrastruktur WS 03/04 Wird der Punkt A durchlaufen, wird Carry gesetzt, das Ergebnis ist mathematisch falsch. 20

Fachhochschule Dortmund Umwandlung Dezimal-Dual University of Applied Sciences Einf. in die WI 1 - DV-Infrastruktur WS 03/04 21

Fachhochschule Dortmund Codierung der Daten University of Applied Sciences Bei diesen (negativen) Werten ist das Bit ganz links gleich 1. Einf. in die WI 1 - DV-Infrastruktur WS 03/04 Wird der Punkt B durchlaufen, wird die Vorzeichenstelle überschrieben: Overflow wird gesetzt, das Ergebnis ist mathematisch falsch. 22

Fachhochschule Dortmund Codierung der Zeichen University of Applied Sciences Was sind Zeichen? • Buchstaben • Ziffern • Sonderzeichen Einf. in die WI 1 - DV-Infrastruktur WS 03/04 23

Fachhochschule Dortmund Codierung der Zeichen University of Applied Sciences Einf. in die WI 1 - DV-Infrastruktur WS 03/04 24

Fachhochschule Dortmund Gleitkommazahlen (reelle Zahlen) University of Applied Sciences Die Gleitkommaarithmetik wird in einem extra Prozessor (Bezeichnung Coprozessor) ausgeführt, der früher separat war, heute jedoch im Prozessor integriert ist. Trifft die CPU auf eine Gleitkomminstrution, so aktiviert sie den Coprozessor. Dieser führt die Instruktion parallel aus. Einf. in die WI 1 - DV-Infrastruktur WS 03/04 25

Fachhochschule Dortmund Gleitkommazahlen (reelle Zahlen) University of Applied Sciences Einf. in die WI 1 - DV-Infrastruktur WS 03/04 26

Fachhochschule Dortmund Gleitkommazahlen (reelle Zahlen) University of Applied Sciences Einf. in die WI 1 - DV-Infrastruktur WS 03/04 27

Fachhochschule Dortmund Gleitkommazahlen (reelle Zahlen) University of Applied Sciences Normalisierte Darstellung üblich. Typ double z. B. +/- 1. 001110100001. . . 100 * 211100011001 Vorzeichen 52 Bit Mantisse Einf. in die WI 1 - DV-Infrastruktur WS 03/04 11 Bit Exponent 28

Fachhochschule Dortmund Gleitkommazahlen (reelle Zahlen) University of Applied Sciences Einf. in die WI 1 - DV-Infrastruktur WS 03/04 29

Fachhochschule Dortmund Gleitkommazahlen (reelle Zahlen) University of Applied Sciences 0 x. Zahl : Hexazahl! Einf. in die WI 1 - DV-Infrastruktur WS 03/04 30

Fachhochschule Dortmund CPU Technik University of Applied Sciences Eine CPU arbeitet getaktet. CPU Taktgeber, Quarz Einf. in die WI 1 - DV-Infrastruktur WS 03/04 31

Fachhochschule Dortmund CPU Technik University of Applied Sciences Taktfrequenz im ersten PC CPU 8088: 4, 5 MHz heutige Taktfrequenzen Pentium III zwischen 500 und 1400 MHz Pentium 4 zwischen 1, 5 GHz und 3, 2 GHz Celeron zwischen 1, 2 GHz und 2, 7 GHz Athlon zwischen 1, 4 GHz und 3, 2 GHz Einf. in die WI 1 - DV-Infrastruktur WS 03/04 32

Fachhochschule Dortmund CPU Technik University of Applied Sciences Klassen von CPU‘s • CISC Complex Instruction Set Computer --Die CPU hat viele und komplexe Instruktionen. (Intel, AMD) • RISC Reduced Instruction Set Computer -- Die CPU hat wenige einfache Instruktionen. (Apple, IBM: Power. PC; SUN) • Unterschied: Die Machinenprogramme bei RISC sind länger, da komplexe Instruktionen durch die einfachen Instruktionen nachgebildet werden müssen. Vorteil von RISC: Ausführung der Instruktionen einfacher und schneller. Einf. in die WI 1 - DV-Infrastruktur WS 03/04 33

Fachhochschule Dortmund CPU Technik University of Applied Sciences CPU L 1 L 2 BUS-Systeme IO Speicher Einf. in die WI 1 - DV-Infrastruktur WS 03/04 34

Fachhochschule Dortmund CPU Technik University of Applied Sciences BUS: Verbindung zwischen Bausteinen Der Front Side Bus ist die Verbindung der CPU zu den BUSSystemen, seine Geschwindigkeit ist eine Kenngröße der CPU, gemessen in MHz (max. Taktfrequenz des Bus). Die MHz-Angabe muss aber nicht die tatsächliche Datenrate festlegen. Einf. in die WI 1 - DV-Infrastruktur WS 03/04 35

Fachhochschule Dortmund Celeron 1700 University of Applied Sciences Taktfrequenz (MHz): 1700 Bauart: Sockel 478 CPU-Kern: WILLAMETTE Realisierungsversion FSB in (MHz): 400 Level 1 Cache: 8 k. B Level 2 Cache: 128 k. B Befehlssätze: MMX, SSE 2, Advanced Transfer Cache (ATC), Hyper Pipelined, Net. Burst, Rapid Execution Engine Core Spannung: 1. 75 V Versorgungsspannung Preis ca. 70€ Einf. in die WI 1 - DV-Infrastruktur WS 03/04 36

Fachhochschule Dortmund Pentium 4 3000 University of Applied Sciences Taktfrequenz (MHz): 3000 Bauart: Sockel 478 CPU-Kern: NORTHWOOD FSB in (MHz): 800 Level 1 Cache: 8 k. B Level 2 Cache: 512 k. B Befehlssätze: MMX, SSE 2, Advanced Transfer Cache (ATC), Hyper Pipelined, Net. Burst, Rapid Execution Engine Hyperthreading Core Spannung: 1. 5 V Preis ca. 430€ Einf. in die WI 1 - DV-Infrastruktur WS 03/04 37

Fachhochschule Dortmund Athlon XP 3200+ University of Applied Sciences Taktfrequenz (MHz): 2200 Bauart: Sockel A CPU-Kern: BARTON FSB in (MHz): 400 Level 1 Cache: 128 k. B Level 2 Cache: 512 k. B Befehlssätze: MMX, ISSE, 3 D Now! Professional Core Spannung: 1. 65 V Preis ca. 360€ Einf. in die WI 1 - DV-Infrastruktur WS 03/04 38