DTL DiyodTransistr Lojik DTL RTL den biraz daha

DTL (Diyod-Transistör Lojik) • DTL, RTL’ den biraz daha karmaşık bir yapıya sahiptir. • Fan – out’ u RTL’ den daha büyüktür. • Kapı fonksiyonlarını RTL’ deki gibi dirençlerle değil diyotlarla sağlar. • Hızı RTL’ den daha düşüktür. • Piyasada NAND ve NOR kapıları olarak bulunmaktadır. İki girişli NAND kapısının doğruluk tablosu Temel bir NOR kapısı Temel bir NAND kapısı 1

DTL (Diyod -Transistör Lojik) Örnek 3. 1 deki pozitif Volt Sıfır NAND a)kapısını doğrulayınız. Bunun için, kaynak empedanslarını, jonksiyon doyum voltajlarını ve diyotların ileri yöndeki voltajını ihmal ediniz. h. FE’nin minimum değerini hesaplayınız. Üç girişli NAND kapısı 2

DTL (Diyod -Transistör Lojik) • Çözüm a) Herhangi bir giriş 0 V. ise, P noktası da 0 V. olur. • Bu anda beyzde ki voltaj VB ise, 3

DTL (Diyod -Transistör Lojik) Sonuç: Q transistörü kesimdedir ve Y çıkışı lojik 1’ dir. 4

DTL (Diyod-Transistör Lojik) Bütün girişler, A=B=C= (Lojik 1) olsun. Bu durumda transistör doyumda olacaktır. 5

DTL (Diyod -Transistör Lojik) • Q doyumda ve VBE = 0 V alınırsa; P noktasındaki gerilim; Diyotların anotları 6 V, katotları 12 V olduğu için diyotlar ters kutuplanmışlardır. 6

DTL (Diyod -Transistör Lojik) • Diyotlar iletimde olmadığından; 15 K değerindeki iki direnç seridir ve Q transistörünün beyz akımı; 7

DTL (Diyod -Transistör Lojik) • h. FE 19 olduğunda, Q transistörü doyumda olacaktır. • Çıkış, toprak seviyesinde olacaktır. (Lojik 0) • Bu netice, doğruluk tablosunun son satırını doğrulamaktadır. 8

DTL (Diyod -Transistör Lojik) b) Eğer, iletimde diyotun uçları arasındaki voltaj 0. 7 volt ise ve kaynak ile diyot dirençlerinin toplamı 1 K ise NAND lojik tatmin edici midir ? Çözüm Girişlerden en az bir tanesi Lojik 0 olursa transistör kesimde olmalıdır. Bu durumda şekilde görüldüğü gibi P noktasından toprağa doğru gerilim eşdeğeri yazılacak olursa; Thevenin eşdeğer direncini hesaplarken kaynakları kısadevre edince; 1 K //15 K Buradan 9

DTL (Diyod-Transistör Lojik) Kesimdeki transistörün beyz gerilimi; VB 1. 41 V ‘luk kaynak -12 V ‘luk kaynak kısadevre edildi. Sonuç : VB = - 0. 44 V olduğundan transistör kesimdedir. NAND lojik tatmin edicidir. 10

DTL (Diyod-Transistör Lojik) c) Eğer girişler, çıkışlardaki gibi NAND kapılarından elde edilse devre uygun bir şekilde çalışırmı? Bunun için diyotlar ve transistörü silikondan yapılmış kabul ediniz ve kollektör doyma direnci ile diyot ileri yön direncini ihmal ediniz. Çözüm Eğer girişler Lojik 1 ise çözüm tam a) şıkkında olduğu gibidir. 11

DTL (Diyod-Transistör Lojik) • Eğer girişlerden bir tanesi Lojik 0 ise, ilgili girişte VCEsat = 0. 2 V bir toprak potansiyeli görülür. Bu durumda Q transistörünün beyzindeki açık devre voltajı; VB Sonuç : VB = -0. 78 V. ‘luk bir gerilim Q transistörünü kesime sürer ve Y = Lojik 1 olur. 12

DTL (Diyod-Transistör Lojik) DEĞİŞTİRİLMİŞ DTL KAPILARI • • • Lojik kapıların çoğunluğu IC -( Integrated Circuit ) paketler halindedir IC ‘nin imalatında tek bir silikon kristal içerisine diyot ve transistör yerleştirilmesi kolaydır, ancak direnç ve kapasitör ekonomik olmamaktadır. Bundan dolayı şu tedbirler alınır. Ø Direnç yerine diyot ve transistör kullanılması Ø Kapasitenin elimine edilmesi Ø Dirençlilik değerlerinin azaltılması. 13

DTL (Diyod-Transistör Lojik) • Şekil (a) da yer alan üç girişli NAND kapısı pozitif bir DTL NAND kapısına dönüştürülebilir. a) NAND Kapısı b) DTL NAND Kapısı 14

DTL (Diyod-Transistör Lojik) • Eğer girişlerden bir tanesi 0 olursa, ilgili D diyotu iletime geçer • P noktasındaki voltaj “Low ” olur. D 1 ve D 2 kesimde kalır. • IB = 0 olacağından Q transistörü kesimde olur ve Y çıkışı “ High ” olur. • Bütün girişler “ High ” olsun. D diyotları kesime gidecektir. • P noktasındaki voltaj VCC ‘ye doğru yükselirken IB akımı akmaya başlayacaktır. • Q transistörü doyuma gidecektir. Y çıkışı = 0 olacaktır. 15

DTL (Diyod-Transistör Lojik) ÖRNEK 3. 2 a) Şekildeki transistör için VBEsat = 0. 8 V, eşik voltajı V = 0. 5 V, ve VCEsat = 0. 2 V olarak kabul ediniz. İletimde olan bir diyotun uçlarına düşen gerilim 0. 7 V ve V = 0. 6 V tur. Bu anahtarın girişleri, çıkıştaki kapıların benzerinden elde edilmektedir. Devrenin fonksiyonlarını bir pozitif NAND için doğrulayınız. (h. FE)min değerini hesaplayınız. 16

DTL (Diyod-Transistör Lojik) Çözüm Durum nedir ? • A, B, C girişleri başka bir kapının Y çıkışından beslenmektedir. • Y çıkışı; VCEsat‘ tan dolayı 0. 2 V değerindedir. ( Lojik 0 ) • Y çıkışı, Q kesimdeyken 5 V değerindedir. ( Lojik 1 ) Şimdi girişlerden bir tanesi Lojik 0 durumundaysa ilgili diyod iletimdedir. Girişteki diyot da oluşan gerilim. Y çıkışındaki transistörün doyum voltajından dolayı. 17

DTL (Diyod-Transistör Lojik) Sonuç : • D 1 ve D 2 diyotlarının iletimde olabilmesi için gereklidir. • Oysa VP = 0. 9 V. bulundu. Bundan dolayı D 1 ve D 2 ve Q kesimdedir. Eğer bütün girişler Lojik 1, yani 5 V olsa; • Giriş diyotları kesimdedir. D 1 ve D 2 diyotları iletimdedir. Q doyuma girer. • Çıkış Lojik 0 olur. 18

DTL (Diyod-Transistör Lojik) (h. FE) min ‘in hesaplanması (Transistör doyumdadır. ) Yüksüz kollektör akımı. 19

DTL (Diyod-Transistör Lojik) b) Eğer D 2 diyotu kullanılmazsa devre uygun bir şekilde çalışabilecek midir ? Çözüm b) Eğer girişlerden en az birisi lojik 0 ise ilgili diyot iletimdedir. Girişteki diyot da oluşan gerilim. Y çıkışındaki transistörün doyum voltajından dolayı. 20

D 2 diyotu kullanılmazsa, ( iptal edilirse ); Transistörün iletime geçmesi için beyz eşik voltajı V = 0. 5 V. verilmişti. Fakat transistörün beyzinde 0. 3 V. hesaplandı. 0. 3 0. 5 olduğu için Q kesimdedir. Ancak bu iyi bir tasarım değildir. Çünkü ; küçük bir gürültü darbesinde transistör iletime geçecektir. 21

DTL (Diyod-Transistör Lojik) c) Eğer bütün girişler H olursa, girişteki gürültü voltajının büyüklüğü ne kadar olur? Ve kapıda yanlış fonksiyona sebep olur mu ? Çözüm c) Eğer bütün girişler Lojik 1 ise; Transistör iletimde, giriş diyotları kesimdedir. 5 V - VP = 5 - 2. 2 = 2. 8 Volt ile giriş diyotları ters kutuplanmıştır. Girişteki D diyotunun iletime geçebilmesi için; 2. 8 V + 0. 6 V. = 3. 4 Voltluk bir negatif darbe gelmesi gerekir ki, bu diyot iletime geçebilsin. Sonuç : Böyle büyük bir gürültü voltajı ihtimal dışıdır. 22

DTL (Diyod-Transistör Lojik) d) En az bir giriş Low ise, c şıkkını tekrarlayınız Çözüm d) Eğer en az bir giriş Lojik 0 ise Q kesimdedir. Diyod eşik voltajı Transistör eşik voltajı Gürültü aralığı = 1. 7 - 0. 9 = 0. 8 V. Eğer sadece bir diyot kullanılmış olsaydı; 0. 8 - 0. 6 = 0. 2 volt olacaktı. 23

Fan-Out (DTL) • DTL kapılarının Fan-Out‘u doyumdaki transistörün kollektöründe akabilecek maksimum akımla sınırlıdır. • Üstteki şekildeki devrenin Fan-Out‘ unu artırmak için D 1 ve D 2 diyotlarından bir tanesinin yerine bir transistör konur ve alttaki şekil elde edilir. • Q 2 çıkış transistörü doyuma gittiğinde Q 1 aktif bölgede tutulur. Böylece çıkış transistörünün daha büyük kollektör akımına imkan tanıması sağlanmış olur. 24

Fan-Out (DTL) Örnek 3. 3 • Şekildeki DTL NAND kapısının Fan -Out ‘unu (N) hesaplayınız. • (h. FE ) min = 30 , VBEakt = 0. 7 V olarak verilmektedir. 25

Fan-Out (DTL) Çözüm 3. 3 • Şekildeki devrede eğer herhangi bir giriş LOW ise, VP = 0. 9 V olur, Q 1 ve D 2 kesimdedir, VBE 2 = 0, Q 2 = OFF , • Y = 1 dir. Eğer bütün girişler HIGH ise, girişteki diyotlar OFF olur, Q 2 doyuma girer. Bu gerilim Q 1 ‘i aktif bölgeye sokar 26

Fan-Out (DTL) VCC ve VP arasında Kirchoff’ un çevre denklemi yazılırsa; (h. FE = 30) “ 5 V - 2. 2 V = (1. 75 K). (1+30). IB 1 + 2 K. IB 1” Buradan IB 1 hesaplanırsa; IB 1 = 0. 050 m. A. bulunur. I 1 = ( 1+h. FE ). IB 1 = (1+30). ( 0. 050 m. A ) = 1. 55 m. A. IB 2 = I 1 - I 2 = 1. 39 m. A. bulunur. 27

Fan-Out (DTL) Q transistörünün yüksüz kollektör akımı ; Sürdüğü her kapı için Q 2 transistörü bir standart yük akımı azaltmaktadır. 28

Fan-Out (DTL) Maksimum kollektör akımı h. FE. IB 2 olduğundan, Y ‘den çekilen maksimum akım ; IC 2 = h. FE. IB 2 = I (bir kapı için). N + IC 2 yüksüz IC 2 = 30. 1. 39 = 1. 10. N + 2. 18 = 41. 7 m. A. Buradan N çekilirse N = 36 olur. Mesela, IC 2 = 15 m. A. olsa idi; Fan-out daha da azalacaktır. IC 2 = 1. 10. N + 2. 18 = 15 m. A. Buradan N çekilirse N = 11 olur. 29

BİRLEŞİK LOJİK a) Pozitif NAND kapılarının çıkışlarının birlikte bağlanmasıyla elde edilen birleşik VE kapısı. b) İki VE girişli NAND kapıları ile yapılan birleşik -VE lojiği İlave bir donanıma gerek kalmaksızın, bir kaç tane DTL kapısının çıkışlarını birlikte bağlayarak başka bir lojik kapı göstermek mümkündür. 30

YÜKSEK EŞİKLİ LOJİK KAPISI HTL NAND kapısı • • 1. 2. Endüstriyel bir çevre içerisinde gürültü seviyeleri oldukça yüksektir. Buna sebep olan şeyler; motorlar, yüksek voltaj anahtarları, On-Off kontrol devreleri Böyle bir duruma maruz kalan kapıda şu şekilde önlemler alınabilir; Voltaj kaynağı 5 V. yerine 15 V. ‘luk kullanılır. Şekildeki gibi 6. 9 V. ‘luk Zener kullanılarak yüksek gürültü bağışıklığına erişile bilinir. 31