DMA kontroler Milo Lazi 13166 Uvod opte o

DMA kontroler Miloš Lazić -13166

Uvod – opšte o DMA prenosu Prednosti DMA kontrolera Brži prenos podataka Ušteda CPU procesiranja Jednom isprogramiran DMA prenos se može više puta inicirati bez potrebe za ponovnim programiranjem

Uvod – opšte o DMA prenosu Mane DMA kontrolera Veći hardver Veća potrošnja el. energije

Uvod – primer sistema sa DMA kontrolerom

Opis DMA pinova Magistrala podataka i adresna magistrala Programiranje ka memorijama

Povezivanje u sistem Izvorišna memorija Odredišna memorija

Princip rada DMA kontrolera Aktivira se READY DMA je počinje završio prenos Šalju se podaci preko SPI magistrale CPUaktivira deaktivira cs cs

DMA kontroler Igor Stojanović - 12777

Struktura DMA kontrolera – staza podataka (odredišna_adresa)i = ii*SB+Ci +Bi. Konstanta Faktor Indeksmultiplikacije definisana Baznauadresa hardveru

Struktura DMA kontrolera – staza podataka Ci Vrednost 0 01 h 1 04 h 2 10 h 3 80 h SB Faktor miltiplikacije 00 x 1 01 x 2 10 x 4 11 x 1

Struktura DMA kontrolera – staza podataka

Struktura DMA kontrolera – staza podataka Vrednost iz pomeračkog registra Broj DMA kanala

Struktura DMA kontrolera – staza podataka Vrednost iz pomeračkog registra Broj DMA kanala

Struktura DMA kontrolera – staza podataka

Struktura DMA kontrolera – staza podataka Vrednost iz pomeračkog registra Broj DMA kanala

DMA kontroler Nenad Radulović - 13152

Struktura DMA kontrolera – Upravljačka jedinica RESET Sledeći kanal Sledeći bajt DMA prenos je gotov

Struktura DMA kontrolera – Upravljačka jedinica DMA prenos je gotov Sledeći bajt Sledeći DMA kanal

Struktura DMA kontrolera – Upravljačka jedinica

Inicijalizacija i korišćenje DMA kontrolera Faktor multiplikacije Brojači bajtova Bazne adrese Indeksne adresa

Funkcionalna verifikacija Početak inicijalizacije DMA kontrolera

Funkcionalna verifikacija Čitanje Upis u memoriju

Funkcionalna verifikacija Završetak DMA prenosa i postavljanje READY signala

Implementacija na FPGA razvojnu ploču