DISEO MICROELECTRNICO I Captulo 5 LAYOUT DE PUERTAS

DISEÑO MICROELECTRÓNICO I Capítulo 5: LAYOUT DE PUERTAS COMPLEJAS Circuitos Integrados Digitales Layout de puertas complejas Diseño Microelectrónico

Índice 5. - TÉCNICAS DE LAYOUT DE PUERTAS COMPLEJAS 5. 1. - Reglas de diseño 5. 2. - Técnicas de Weinberger y de celdas estándar 5. 3. - Aproximación de los grafos de Euler Circuitos Integrados Digitales Layout de puertas complejas Diseño Microelectrónico

Perspectiva en 3 D Polysilicon Circuitos Integrados Digitales Layout de puertas complejas Aluminum Diseño Microelectrónico

Reglas de Diseño l l l Intermediarias entre el diseñador y el ingeniero de procesos Guía para construir las máscaras del proceso Tipos de reglas de diseño: » Reglas de diseño escalables: parámetro lambda » Dimensiones absolutas: reglas en micras Circuitos Integrados Digitales Layout de puertas complejas Diseño Microelectrónico

Representación de capas en tecnología CMOS Capa Pozo (p, n) Color Amarillo Área Activa (n+, p+) Verde Máscara “Select" (p+, n+) Verde Polisilicio Metal 1 Metal 2 Contacto a Polisilicio Contact a Difusión Vía Circuitos Integrados Digitales Representación Rojo Azul Violeta Negro Layout de puertas complejas Diseño Microelectrónico

Proceso CMOS de 0. 25 mm Circuitos Integrados Digitales Layout de puertas complejas Diseño Microelectrónico

Reglas de diseño Intra-Capa 4 Metal 2 3 Circuitos Integrados Digitales Layout de puertas complejas Diseño Microelectrónico

Layout del Transistor Circuitos Integrados Digitales Layout de puertas complejas Diseño Microelectrónico

Vías y Contactos Circuitos Integrados Digitales Layout de puertas complejas Diseño Microelectrónico

Máscara “Select” Circuitos Integrados Digitales Layout de puertas complejas Diseño Microelectrónico

Layout del inversor CMOS Circuitos Integrados Digitales Layout de puertas complejas Diseño Microelectrónico

Editor de Layout Circuitos Integrados Digitales Layout de puertas complejas Diseño Microelectrónico

Comprobación de reglas de diseño: DRC (Design Rules Check) poly_not_fet to all_diff minimum spacing = 0. 14 um. Circuitos Integrados Digitales Layout de puertas complejas Diseño Microelectrónico

Técnicas de Layout Método Weinberger: NAND dinámica (data – paths) Celdas estándar: NAND Pseudo-NMOS, NAND CPL y NAND CMOS Circuitos Integrados Digitales Layout de puertas complejas Diseño Microelectrónico

Método Weinberger l Ejemplo: NAND dinámica Las líneas de datos son paralelas a la alimentación y perpendiculares a las difusiones. Circuitos Integrados Digitales Layout de puertas complejas Diseño Microelectrónico

Método de Celdas Estándar (I) » Ejemplo: NAND pseudo-NMOS Las líneas de datos son perpendiculares a la alimentación y a las difusiones. Interconexiones entre celdas: a través de los canales de routing. Circuitos Integrados Digitales Layout de puertas complejas Diseño Microelectrónico

Método de Celdas Estándar (II) l Ejemplo: puerta NAND CPL Circuitos Integrados Digitales Layout de puertas complejas Diseño Microelectrónico

Método de Celdas Estándar (III) Ejemplo: Puerta NAND CMOS de 4 entradas VDD Out GND In 1 In 2 Circuitos Integrados Digitales In 3 In 4 Layout de puertas complejas Diseño Microelectrónico

Metodología de celdas estándar Circuitos Integrados Digitales Layout de puertas complejas Diseño Microelectrónico

Dos versiones de (a+b). c VDD a c b x c a b VSS 2 Difusiones N Circuitos Integrados Digitales 1 Difusión N Layout de puertas complejas Diseño Microelectrónico

Los Grafos de Euler (Nodos: señales, Ramas: transistores) a X b X Circuitos Integrados Digitales Layout de puertas complejas Diseño Microelectrónico

Camino de Euler consistente a – c –b : camino para PUN, pero no para PDN Circuitos Integrados Digitales Layout de puertas complejas Diseño Microelectrónico

Ejemplo: x = ab+cd VDD C D B A X B C A D VSS Circuitos Integrados Digitales Layout de puertas complejas Diseño Microelectrónico