Digitlis technika VI Memrik memria szervezs ltalnos memria

  • Slides: 23
Download presentation
Digitális technika VI. ) Memóriák, memória szervezés

Digitális technika VI. ) Memóriák, memória szervezés

Általános memória modell Cella Rekesz Cím Tömb • • Adat (Address) (Data) • N

Általános memória modell Cella Rekesz Cím Tömb • • Adat (Address) (Data) • N db memória rekesz • • • Vezérlés R W CLK 1 db cella 1 bit tárolására képes 1 rekesz (sor) K db cellából épül fel. 1 sor mérete K bit. Ettől függően léteznek: – Byte szervezésű (K = 8) – Szó szervezésű (K = 16) – Duplaszó szervezésű (K = 32) Ez adja meg párhuzamos hozzáférésű memóriáknál az adatbusz lábainak számát. A memória tömb N = 2 L db rekeszből épül. Ez adja meg párhuzamos címzésű memóriáknál a címbusz lábainak számát. Memória tárolókapacitása = tárolt bitek száma = 1 rekesz mérete * rekeszek darabszáma = K * N bit Vezérléstől függően 3 féle állapot: – Írás: R = 1, W = 0 – Olvasás : R = 0, W = 1 – Üresjárat / tárolás: R = 1, W = 1

Memória szervezése • II) Rekesz felépítése cellákból • I) Cella megvalósítása SR kapuval (RAM

Memória szervezése • II) Rekesz felépítése cellákból • I) Cella megvalósítása SR kapuval (RAM esetén) O Q R & S & O 0 O 1 O 2 OK-1 0 1 2 K-1 W I 0 W I I 1 I 2 IK-1

III) Rekeszek tömbbé szervezése, vezérlő áramkör A 1 A 2 AL MUX D 0

III) Rekeszek tömbbé szervezése, vezérlő áramkör A 1 A 2 AL MUX D 0 D 1 DK & Kombinációs hálózat A 0 MUX & & W R

Memória paraméterek • Memória szervezés. Pl. : 8 k * 8 (← 2 L

Memória paraméterek • Memória szervezés. Pl. : 8 k * 8 (← 2 L *K = N * K) • Kapacitás = cellák száma = 2 L * K = 64 kb = 8 k. B • Hozzáférés: – Párhuzamos → gyors – Soros → lábszám csökkentése (lehet a cím és / vagy az adatbuszt is) Oka: 32 bites 2 GB-os párhuzamos memória esetén K = 32, L = 29 lenne. Minimum 66 db lába lenne!!! • Időzítés • Írhatóság szempontjából – Írható (R(ead) O(nly) M(emory)) – Írható és olvasható (R(andom) A(ccess) M(emory))

Memória műveletek (szinkron) időzítése (párhuzamos hozzáférésű, független cím és adat vonalakkal) • Olvasás •

Memória műveletek (szinkron) időzítése (párhuzamos hozzáférésű, független cím és adat vonalakkal) • Olvasás • Írás CLK IO/M AD 0 -K A 0 -AL D 0 -DK AD 0 -K W W R R Ready A 0 -AL D 0 -DK

Memória hozzáférések Hozzáférés Párhuzamos Független címés adatbusz Soros Univerzális (egyesített) Cím- és adatbusz Address/

Memória hozzáférések Hozzáférés Párhuzamos Független címés adatbusz Soros Univerzális (egyesített) Cím- és adatbusz Address/ Független címés adatbusz Address Data Univerzális Cím- és adatbusz Address/ Data ALE WR WR RE RE CLK CLK M = 66 Q=1+1 512 M x 32 (K =29, L=32) tömb esetén M = 38 Q=1+1 M: chip lábainak száma M=7 Q = 29+32 M=6 Q = 29 + 32 Q: 1 művelethez szükséges órajel periódusok száma

Soros hozzáférésű memóriák A 0 A 1 S→P A 2 AL-1 D 0 D

Soros hozzáférésű memóriák A 0 A 1 S→P A 2 AL-1 D 0 D 2 DK S↔P A CLK D W R

Memóriák kaszkádosítása 1) Szóhossz bővítés Adrr cs Data w R Adrr cs w R

Memóriák kaszkádosítása 1) Szóhossz bővítés Adrr cs Data w R Adrr cs w R 2 x 8 k * 8 = 8 k * 16 Data D 2 K-1 DK+2 DK+1 DK DK-1 D 2 D 1 D 0 D 2 K-1 D 2 K-2 DK+1 DK DK-1 DK-2 D 1 D 0

4 x 8 k * 8 = 32 k * 8 2) Kapacitás bővítés

4 x 8 k * 8 = 32 k * 8 2) Kapacitás bővítés 1 CS R w Data Adrr 1 Data Adrr CS R w Data Adrr DK-1 D 0 A 1 AL-1 AL AL+1 DK-2 D 1 D 0

Memóriák csoportosítása MEMÓRIÁK Egyéb ROM • • Írás a gyárban • Törlés nem lehetséges

Memóriák csoportosítása MEMÓRIÁK Egyéb ROM • • Írás a gyárban • Törlés nem lehetséges • PROM 1 x felhasználó • által is írható (beégethető) • Törlés nem lehetséges RAM UVEPROM Felhasználó által is írható Törlés 10”-es UV-s levilágítással EEPROM • • Felhasználó által is írható Elektromosan törölhető Statikus RAM • • Nem illékony • Tápfesz nélkül elveszti a tartalmát Gyors Nem kell frissíteni Írás (beégetés) a gyárban Törlés nem lehetséges Dinamikus RAM • • Tápfeszültség alatt is néha frissíteni kell Lassú Írás (beégetés) a gyárban Törlés nem lehetséges Illékony

PROM memóriák programozása Általában minden PROM beégethető memória írás előtt 1 -eseket tartalmaz. +Ut

PROM memóriák programozása Általában minden PROM beégethető memória írás előtt 1 -eseket tartalmaz. +Ut BL Írásnál a tápfeszültségnél magasabb feszültségimpulzusokkal (12 -21 V) azokban a cellákban a biztosítékot átégetik, melyekre 0 -át kell beírni. Programozás történhet Off-line (elsősorban párhuzamos) vagy In Circuit (elsősorban soros) módon. Programozók által használt interface-ek: - parallel port - RS 232 - USB -… Napjaink intelligens programozóinál a folyamat: 1) Programozás (MVI A, 32 D) 2) Fordítás (→ 0, 1) 3) Programozó csatlakoztatása 4) Memória kiválasztása (időzítés, feszültségszintek, stb automatikusan)

SRAM megvalósítása WL BL BL A tárolás 2 db szembekötött inverterrel történik. Az inverterek

SRAM megvalósítása WL BL BL A tárolás 2 db szembekötött inverterrel történik. Az inverterek CMOS tranzisztorokból épülnek fel (M 1, M 2 és M 3, M 4). A tároló elemek 2 db hozzávezető tranzisztorral (M 5, M 6) WL = 1 esetén érhetők el írás és olvasási műveleteknél is. BL: Bit Line (bit beíró / kiolvasó vezeték ) WL: Word Line (kijelölő vonal)

DRAM • Információ tárolása „C” kondenzátoron • „ 1”-es beírás: – WL = 1

DRAM • Információ tárolása „C” kondenzátoron • „ 1”-es beírás: – WL = 1 (T engedélyezése) – BL = +Út (1) beadása (kondenzátor feltöltése) WL T BL C GND • „ 0” beírás: – WL = 1 (T engedélyezése) – BL = GND (0) beadása (kondenzátor kisütése) • Adat kiolvasása: – WL = 1 (T engedélyezése) – BL-en megjelenik a C-n lévő feszültség • Memória minimális frissítési gyakorisága 64 ms. 8196 rekeszt tartalmazó memóriánál 64 ms/8196 = 7. 8µs-onként kell 1 -1 rekeszt frissíteni.

PC memóriák • Szabványosításukat a JEDEC végzi. • SDRAM: Synchronous Dynamic Random Access Memory

PC memóriák • Szabványosításukat a JEDEC végzi. • SDRAM: Synchronous Dynamic Random Access Memory – f. CLK = 66 / 100 /133 (/ 150) MHz • DDR RAM: Double Data Rate Synchronous Dynamic Random Access Memory, sebesség növelése a műveletek az órajel le és felfutó élén való végzésével. – f. CLK = 100 / 133 /166 / 200 MHz – f. CLK = 100 MHz esetén 1600 MB/s • DDR 2 RAM: adatbusz sebesség 2 X-ezve van a memória órajelből – f. CLK = 100 / 133 /166 / 200 / 266 MHz – f. CLK = 100 MHz esetén 3200 MB/s • DDR 3 RAM: tápfeszültség csökkentéssel 4 X-es adatbusz sebesség – f. CLK = 100 / 133 /166 / 200 MHz – f. CLK = 100 MHz esetén 6200 MB/s

Memóriakártyák kialakítása EDO RAM SIMM 72 -es modul:

Memóriakártyák kialakítása EDO RAM SIMM 72 -es modul:

SDRAM SIMM 168 -as modul:

SDRAM SIMM 168 -as modul:

DDR RAM SIMM 184 -es modul:

DDR RAM SIMM 184 -es modul:

DDR 2/3 RAM SIMM 240 -es modul:

DDR 2/3 RAM SIMM 240 -es modul:

Flash típusú memóriák • Nem illékony • Elektromosan írható, törölhető • Memória kártyákban, USB-s

Flash típusú memóriák • Nem illékony • Elektromosan írható, törölhető • Memória kártyákban, USB-s flash drive-okban (128 GB!!!) • 3 D-s technológiával kialakított chipek 1: USB csatlakozó, 2: USB mikrokontroller, 3: tesztpontok, 4: Flash memória, 5: oszcillátor, 6: LED, 7: Írásvédő kapcsoló, 8: Hely másodlagos memória számára

Memóriák illesztése adott címről • • • A 15 A 14…. . Data Address

Memóriák illesztése adott címről • • • A 15 A 14…. . Data Address 1 A 15 – 0000 H → 7 FFFH: EEPROM – 8000 H → BFFFH: RAM – C 000 H → FFFFH: Periféria IC Megoldás: A 14 Ok: 1 Master-hez több memória IC kapcsolása Cél: 1 időben csak az egyiket lehessen megszólítani. Módszer: címtartományokat definiálunk. Olyan cím kiadása esetén, mely az adott memóriához tartozó címtartományba esik, engedélyezzük. Egyéb esetben a memória nagyimpedanciás állapotba kerül. Pl. : 1 EEPROM RAM Periféria CS Data Address RAM CS Data Address A 1 A 0 0000 B 0111. 1111 B 1000. 0000 B 1011. 1111 B 1100. 0000 B 1111 B EEPROM 1 Periféria CS

Programozható logikai áramkörök I • PAL: Programmable Array Logic, logikai műveletek megvalósítása digitális eszközben.

Programozható logikai áramkörök I • PAL: Programmable Array Logic, logikai műveletek megvalósítása digitális eszközben. Felépítés: PROM + kiegészítő logika. A 1 B Ax. B 1 Q 1 1 Ax. B A xΘBB

Programozható logikai áramkörök II • FPGA: Field-Programmable Gate Array, programozható logikai blokkokat (~PAL →

Programozható logikai áramkörök II • FPGA: Field-Programmable Gate Array, programozható logikai blokkokat (~PAL → logikai kapuk, kombinációs funkciókat, FF-ok, memóriák) és programozható összeköttetéseket tartalmaz.