DIGITLIS TECHNIKA II Dr Kovcs Balzs Dr Lovassy

DIGITÁLIS TECHNIKA II Dr. Kovács Balázs Dr. Lovassy Rita Dr. Pődör Bálint Óbudai Egyetem KVK Mikroelektronikai és Technológia Intézet 3. ELŐADÁS 1

ÁTTÉRÉS TÁROLÓK KÖZÖTT Az előzőleg tárgyalt flip-flopok bármelyikével az összes többi típus megvalósítható. Rendszertechnikai vázlat: a megvalósítandó flipflop bemeneti kombinációiból egy kombinációs hálózat állítja elő a megvalósító flip-flop bemeneti kombinációit. Ez érzékeli a megvalósító flip-flop állapotát is, amit egy visszavezetés biztosít. 2

RENDSZERTECHNIKAI VÁZLAT Kombinációs hálózat Megvalósító flip-flop y X Z y Megvalósítandó flip-flop Órajel 3

FLIP-FLOPOK VEZÉRLÉSI TÁBLÁZATA A vezérlési táblázat megadja, hogy a megkívánt állapotváltozást (Qn → Qn+1) milyen bemenő változó kombinációval lehet elérni. Qn Qn+1 S R J K D T ¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯ 0 0 0 x 0 0 0 1 1 0 1 x 1 1 1 0 0 1 x 1 0 1 1 1 x 0 1 0 A flip-flopokból felépített szinkron és aszinkron sorrendi hálózatok tervezése a vezérlési táblázatok alapján végezhető el. 4

J-K MEGVALÓSÍTÁSA R-S FELHASZNÁLÁSÁVAL 0 1 2 3 4 5 6 7 Qn 0 0 1 1 J 0 0 1 1 K 0 1 0 1 S 0 0 1 1 X 0 Qn+1 0 0 1 1 1 0 Qn 0 0 1 1 J 0 0 1 1 K 0 1 0 1 R X X 0 0 0 1 Qn+1 0 0 1 1 1 0

JK FLIP-FLOP MEGVALÓSÍTÁSA SR FLIP-FLOP SEGÍTSÉGÉVEL J & S K CLK & R Q • _ S = J Qn R = K Qn _ Q • Clock A visszacsatolás biztosítja, hogy az S=R=1 állapot nem fordul elő.

D FLIP-FLOP MEGVALÓSÍTÁSAI D J Q CLK D 1 K S CLK 1 R _ Q Q _ Q D J K Qn+1 ¯¯¯¯¯¯¯¯¯¯ 0 0 1 1 0 1 D S R Qn+1 ¯¯¯¯¯¯¯¯¯¯ 0 0 1 1 0 1 D vezérlése kizárja az R=S=1 bemenő kombinációt

T FLIP-FLOP MEGVALÓSÍTÁSAI T J Q CLK K T 0 1 J 0 1 K 0 1 Qn+1 Qn Qn _ Q 2. lépés T & S CLK & R Q _ Q 1. lépés Qn 0 0 T 0 1 S 0 1 R x 0 Qn+1 0 1 1 1 0 1 x 0 0 1 1 0

T FLIP-FLOP SR FLIP-FLOP-BÓL: A VISSZACSATOLÁS TERVEZÉSE Qn+1 S T T 0 -0 0 -1 Qn 1 -1 1 -0 R 0 Qn x 1 T x 0 0 Qn 0 1 _ S = T Qn R = T Qn Egyszerű példa a next-state táblán alapuló tervezési módszerre.

T FLIP-FLOP KIALAKÍTÁSA D FLIP-FLOP-BÓL & T 1 D CLK & Clock Q Qn 0 0 1 1 T 0 1 D _ Q D 0 1 1 0 T 0 1 1 0 _ _ D = T Qn + T Qn Qn T flip-flop nincs a CMOS és a TTL logikai áramkörcsaládok kínálatában! Qn+1 0 1 1 0

JK FLIP-FLOP ELŐÁLLÍTÁSA D FLIPFLOP SEGÍTSÉGÉVEL D Qn J 0 0 0 1 1 0 1 1 K 0 1 0 1 D 0 1 0 0 1 1 1 0 Qn+1 0 0 1 1 1 0 J Qn 0 0 1 1 1 0 0 1 K _ _ D = J Qn + K Qn

JK FLIP-FLOP ELŐÁLLÍTÁSA D FLIP-FLOP SEGÍTSÉGÉVEL J & 1 K D CLK & Q _ Q • • Clock Egyes PLA áramkörökben elérhető a D flip-flop is.

MASTER-SLAVE (KÉTFOKOZATÚ) TÁROLÓ A gyakorlatban elterjedt flip-flopok leggyakrabban az ún. master-slave (úr-szolga) elv alapján működnek. A master-slave tárolók két tárolócellából állnak, az egyik a master, a másik a slave tároló. 13

KÉTÜTEMŰ (MASTER-SLAVE) TÁROLÓ A két kapcsoló ellenétes ütemben nyit és zár! • Ha K 1 záródik a bementi információ a mester tárolóba kerül, mivel a K 2 nyitva van az információ nem jut el a szolga tárolóba. • Ha K 1 nyit a mester tárolóba nem lehet információt bevinni, mivel K 2 zár az információ a mesterből átíródik a szolga tárolóba és megjelenik a kimeneten. 14

MASTER-SLAVE TÁROLÓ A fázisok elkülönítése érdekében a mester az órajel aljában, 0 -s szinten olvassa a bemeneteket, a szolga pedig a lefutó él megjelenésekor helyezi a kimenetekre az új értékeket http: //e-oktat. pmmf. hu/digtech 4

KÉTÜTEMŰ (MASTER-SLAVE) SR TÁROLÓ

KÉTÜTEMŰ (MASTER-SLAVE) SR TÁROLÓ impulzus vezérelt Az S=R=1 tiltott jelkombináció a bemenetekre kapcsolt AND kapuk segítségével szüntethető meg. 17

MASTER-SLAVE J-K TÁROLÓ A JK típusú működést biztosító visszacsatolás Slave kimenetei és a Master vezérlőbemenetei közt van!

J-K KÉTFOKOZATÚ FLIP-FLOP: IDŐDIAGRAM Amikor C = 0 a mester FF tartja az órajel impulzus utolsó pillanatában felvett állapotot. Míg C = 1, a mester billenésszerűen követi az J és K által meghatározott állapotot. 19

MASTER-SLAVE ÉLVEZÉRELT D TÁROLÓ Master egység a felfutó élre, a Slave pedig a lefutó élre lép működésbe. Ilyen típusú tárolót könnyedén készíthetünk, mégpedig oly módon, hogy egy hagyományos élvezérelt flip-flop mögé kötünk egy másik, az órajel negáltjával működő élvezérelt D tárolót http: //e-oktat. pmmf. hu/digtech 4

FLIP-FLOPOK A GYAKORLATBAN 21

2 független D flip-flop: MSI Vcc 14 13 12 11 10 D Q >CK Q PR PR 2 3 8 CLR 1 9 4 5 6 7 GND 22

Közös CK-val vezérelt 8 bites D flip-flop: regiszter Vcc 20 1 19 18 17 16 15 14 13 12 D Q D Q >CK >CK CLR CLR CLR >CK D Q D Q 2 3 4 5 6 7 8 9 11 10 GND 23

BISTABIL BILLENŐKÖR S-R TÁROLÓ (FLIP-FLOP) _ SR Q Q L L nincs változás L H L H H (L) A tárolás feltétele az áramkör működését biztosító tápfeszültség megléte.

NPN TRANZISZTOR ÁRAMAI 25

BISTABIL BILLENŐKÖR MŰKÖDÉSE Ha az S bemenetre pozitív feszültséget adunk, akkor T 1 kinyit, kollektor-feszültsége lecsökken. Emiatt T 2 bázisárama csökken és kollektorfeszültsége nő. Ez a növekedés visszahat az R 1 ellenálláson keresztül T 1 bázisára és annak bázisáramát növeli. A kapcsolás az állandósult állapotot akkor éri el, ha T 1 kollektorfeszültsége a telítési értékre csökkent.

BISTABIL BILLENŐKÖR MŰKÖDÉSE Ha az R bementre pozitív impulzust adunk a bistabil billenőkapcsolás visszabillen. Ha mindkét bement feszültsége 0, akkor a tároló megtartja az előző állapotát – információtárolásra használják.

BISTABIL BILLENŐKÖR MŰKÖDÉSE Ha mindkét bementre egyidejűleg H szintet adunk, mindkét tranzisztor kinyit. A bázisáramok ekkor kizárólag csak a vezérlőfeszültségektől függnek és függetlenek a szomszédos tranzisztortól, mert mindkét kollektorfeszültség kicsi. Emiatt ez az állapot nem stabil.

FLIP-FLOPOK DIGITÁLIS ÁRAMKÖRÖKBEN TTL, CMOS áramkörcsaládok: JK és D flip-flopok állnak rendelkezésre. PLA, PLD: csak D flip-flop (!), a JK flip-flop kiegészítő áramkörökkel valósítandó meg. A TTL és a CMOS áramkörcsaládokban nincs T flip-flop. SR flip-flop: TTL-ben NAND kapus, CMOS-ban NOR kapus megvalósítás.

FLIP-FLOP: CMOS A CMOS technológiával egy teljesen más elvi felépítésű flip-flop kialakításra nyílik lehetőség, melynél nem a szokásos logikai kapukkal kötik az órajelet a master és a slave részegységekhez, hanem ún. transzfer kapukkal (transfer gate) mely a CMOS alapú áramkörök sajátos eszköze. 30

CMOS STATIC S-R FLIP-FLOP Set and Reset: with pull-down transistors. Flipping occurs by ”brute force”.

ÓRAJELVEZÉRELT CMOS D FLIP-FLOP

A TÁROLÓK JELLEGZETES ALKALMAZÁSA PERGÉSMENTESÍTÉS Az áramkör azonban nem tökéletes: a kapcsoló nyitásánál illetve zárásánál ugyanis apró szikrák jelennek meg az elváló vagy egymáshoz közelítő felületek között. Ezek olyan nagy energiájú impulzusokat okoznak, hogy az élvezérelt eszközök tévesen többszöri ki-bekapcsolást érzékelnek. A jelenséget pergésnek vagy prellezésnek nevezzük. http: //e-oktat. pmmf. hu/digtech 4 33

PERGÉSMENTESÍTÉS S-R tárolóval „megszelídítjük”: már az első impulzus átbillenti a flip-flopot, így a többinek már nincs hatása a tároló működésére, ezért nem juthatnak el a kimenetig. 34

A tárolók jellegzetes alkalmazása FREKVENCIAOSZTÁS 35

A TÁROLÓK JELLEGZETES ALKALMAZÁSA FREKVENCIAOSZTÁS 36

A TÁROLÓK JELLEGZETES ALKALMAZÁSA FREKVENCIAOSZTÁS A beérkező órajel minden felfutó élekor a negáltjára vált a flip-flop kimenete http: //e-oktat. pmmf. hu/digtech 4 37

REGISZTEREK 1. Időzítési alapfogalmak 2. Tároló regiszterek 3. Léptető regiszterek 4. Regiszterek alkalmazási példái Benesóczky, 19 -33 old. Zsom II, 64 -89 old. Rőmer, 116 -122 old. Példatár, 50 -55 old. , 124 -129 old. Grosz: Élő Digitronika (Fejezetek a digitális elektronikából) 38

SORRENDI FUNKCIONÁLIS ELEMEK • Különféle regiszterek és számlálók. • Sorrendi (szekvenciális) működésű aritmetikai elemek, soros összeadó, szorzó. A helyes működés szempontjából fontos az előírt időzítések betartása (katalógusok előírásai szerint). Időzítések megadása: tipikus, minimális, maximális értékek, az esetektől függően 39

IDŐZÍTÉSEK Felfutási idő: 10 % 90 % jelszint (rise time) Lefutási idő: 90 % 10 % jelszint (fall time) Késleltetés: 50 % -os jelszintek (propagation delay) Impulzus szélesség: 50 % -os jelszintek (pulse duration, width) 40

KÉSLETETÉSI (TERJEDÉSI) IDŐ A bemeneti jel változását csak kissé késve követi a kimeneti jel esetleges változása. Ennek mérőszáma a késleltetési vagy terjedési idő (propagation delay). A késleltetési idő nagyságát a kimenetre kapcsolt impedancia (főként kapacitás) is befolyásolja. 41

FÉLVEZETŐS REGISZTEREK: BEVEZETÉS • Funkciójuk több bitnyi, rövid ideig rendelkezésre álló információ tárolása (tároló regiszterek). • A flip-flopok 1 bit információ tárolására alkalmasak, tehát egy n bit információ tárolásra alkalmas regiszter n db flipflopból áll. • Az információt csak folyamatos, megadott tűréshatáron belüli tápfeszültség érték mellett tudják megőrizni. 42

REGISZTEREK JELLEMZŐI • A nagy tárolási kapacitás és a rövid hozzáférési idő általában ellentmondó követelmény. • Abban az esetben, amikor csak kevés információ tárolására (100 bites nagyságrend) és gyors hozzáférésre van szükség (10 -20 ns), akkor a feladat megvalósítására flip-flopos tárolók alkalmazhatók.

REGISZTEREK JELLEMZŐI • A regiszterek olyan szekvenciális hálózatok, amelyekbe az adatok az órajel segítségével sorosan és/vagy párhuzamosan beírhatók. • Az adatokkal relatív helyváltoztatást tudnak elvégezni (shiftléptetés), és az adatok belőlük sorosan és/ vagy párhuzamosan kiolvashatók. • A regiszterrel elvégzendő műveletet pl. : beírás, léptetés, rotálás, stb. • A regiszterek megvalósításához általában átlátszó, vagy élvezérlésű D vagy J-K tárolókat használnak.

BEÍRÁS ÉS KIOLVASÁS MÓDJAI (1) párhuzamos beírás és kiolvasás, soros-párhuzamos bemenet soros kimenet Soros bemenet illetve kimenet: az információ helyértékről helyértékre továbbítódik, így a szomszédos helyértékek között áramköri kapcsolat van. 45

BEÍRÁS ÉS KIOLVASÁS MÓDJAI (2) soros beírás, párhuzamos kiolvasás soros bemenet és kimenet soros-párhuzamos bemenet és soros-párhuzamos kimenet A beírandó, illetve a kiolvasandó információt kapuzni is lehet: 46 kapuzott be-, illetve kimenetű regiszter.

REGISZTER, LATCH A regiszterek többnyire közös órajelű és törlő (clear) bemenetű D vagy D-G flip-flopokból (MSI IC: 4 vagy 8 db) állnak. D flip-flop: regiszter, D-G flip-flop: latch. Regiszter (közös órajel) Latch (közös G bemenet) 47

REGISZTER, LATCH Regiszter és latch: adattárolás. A latch működése egy lényeges pontban eltér a regiszterétől, mivel G = 1 esetén átlátszó. Az IC építőelemek katalógusaiban magát az aszinkron D-G flipflopot gyakran latch-nak nevezik és a G bemenetet C-vel jelölik. Gyakran félreértést okoz, hogy a D flip-flop bemeneteit is általában D-vel és C-vel (clock) jelölik. A latch csak tárolási célra használható, mert a G = gate (kapu) jel aktív állapota alatt, a bemenete és a kimenete logikailag nincs elválasztva, ezért külső elemmel nem visszacsatolható. (ugyanis rezgést, oszcillációt kapnánk. ) 48

D LATCH • Ha két D latch-et kötünk egymás után, amelyeket a mintavevő jel ellenkező szintjével (fázisával) mintavételezünk, kapjuk a Master-Slave D tárolót, vagy más néven D flip-flopot. • Az így kialakított, akár élvezéreltnek is tekinthető (D típusú tárolónál a két fajta módon felépített eszköz használatában nincs különbség, míg az összes két bemenetű tárolónál van) D flip-flop a fő alkotó eleme a regisztereknek. • A CMOS kapcsolástechnikában könnyű gyárthatósága miatt rendszerint ebből a realizációból alakítják ki a többi flip-flop-ot is.

REGISZTEREK Kapu szint Chip szint 50

ENGEDÉLYEZHETŐ REGISZTER A D típusú tároló bemenetére multiplexert építve jutunk az általánosan használható, párhuzamos beírású, soros léptetést is megvalósító un. univerzális shift regiszterekhez.

REGISZTER ALKALMAZÁS Adatbeírás buszról több regiszterbe. Először a dekóder címét és az adatot kell beállítani, majd a tranziensek lezajlása után a dekóder engedélyező bementére egy impulzust kell adni. Ez megjelenik a megcímzett regiszter órajel bementén és beírja az adatot. 52