Digitalna obrada signala u FPGA tehnologija Klasifikacija VLSI

Digitalna obrada signala u FPGA tehnologija

Klasifikacija VLSI kola

Klasifikacija VLSI kola • FPGA pripadaju FPL -> programabilne komponente koje sadrže veliki broj polja malih logičkih blokova i elemenata. • Da li je FPGA ASIC? Nije, jer za klasični ASIC postoje dodatni koraci u procesu proizvodnje, koji poboljšavaju performanse ali i povećavaju (mnogo) cenu.

Klasifikacija VLSI kola granularnost • Fina granularnost (Pilkington ili “more gejtova”) • Srednja granulatnost (FPGA) • Visoka granularnost (CPLD)

Pilkington arhitektura • NI kolo i leč • NI univerzalna funkcija • Resursi za povezivanje predstavljaju implementacioni problem

FPGA • Matrica elementarnih malih logičkih blokova • Blokovi tipično male tabele (Xilinx Virtex 4 -5 ulaza, 1 -2 izlaza), ili realizovane pomoću posebne multiplekserske loguke • Kanali za rutiranje se kreću od kratkih do dugih

CPLD • Kombinacija SPLDova, tipično sa 8 -10 ulaza i 34 izlaza, do 20 logičkih proizvoda • Blokovi povezani širokim magistralama sa malim kašnjenjima.

Klasifikacija VLSI kola memorija

Benčmark FPL komponenti • Objektivni benčmark nije trivijalan zadatak. Zavisi od – Samog dizajnera – Alata za projektovanje • Zajedničko telo Programmable Electronic Performance Cooperative PREP razvilo je 9 različitih benčmarka.

Benčmark FPL komponenti

Benčmark FPL komponenti • Ideja: svaki proizvođač koristi svoje komponente i alate da u nekoj komponenti iskoristi što je moguće više osnovnih blokova, uz maksimalnu brzinu. • Broj ponavljanja istog logičkog bloka je repetition rate i osnova je za sve benčmarke (V i VI su bitni za DPS)

Benčmark FPL komponenti • Moderni FPGA imaju fast-carry logiku koja dozvoljava brze sabirače sa velikom bitskom širinom.

Benčmark FPL komponenti • Ovi benčmar. Ci ne pokrivaju sve osobenosti FPL. . . Ima tu još koješta: – – – – – Množač Integrisani mikroprocesor On-chip RAM ili ROM Podrška za spoljašnju memoriju Kašnjenje od pina do pina Interna trostatička magistrala Podesiv slew-rate ili napon na IO Potrošnja Ultrabrzi serijski interfejsi Interfejs za debagovanje

FPL komponente za DPS

FPL komponente za DPS

FPL u poređenju sa ASIC • Prednosti ASIC koje ima i FPL – Smanjenje veličine, težine, i potrošnje – Veći protok – Bolja zaštita od neautorizovanog kopiranja – Smanjenje cene komponente i skladištenja – Smanjeni troškovi testiranja • Prednosti FPL u odnosu na ASIC – Smanjeno vreme razvoja – Reprogramibilnost u kolu – Manji NRE troškovi u serijama ispod 1000 jedinica

FPGA i PDPS • PDSP je jeftiniji, i u prednosti je ukoliko postiže željenu brzinu. • Tamo gde je potreban veći propusni opseg (wireless, multimedia, satelitski prenos) FPGA tehnologija obezbeđuje veći propusni opset korišćenjem višestrukih MAC ćelija na istom čipu. • Pored toga, postoje algoritmi gde se FPL tehnologija pokazala kao efikasnija nego PDPS.

FPGA i i. DPS perspektiva • i. DPS za primene sa komplikovanijim algoritmima (nekoliko if-then-else) • FPGA za frontend primene (FIR, CORDIC, FFT)

Implementacija dizajna u VLSI Najbolji rezultati Najbrži rezultati • Ključna stvar u FPGA su alati: – Skraćuju vreme potrebno da se dizajn implementira – Omogućavaju dobro iskorišćenje komponente – Obezbeđuju opcije za sintezu: brzina/veličina

Struktura FPGA • Xilinx FPGA bazirane na logičkim blokovima iz starije XC 4000 familije: – Spartan (low cost) – Virtex (high performance) • Altera FPGA bazirane na logičkim blokovima iz familije FLEX 10 K: – Cyclone (low cost) – Stratix (high performance)

Struktura FPGA • Xilinx FPGA – Više nivoa rutiranja • Altera FPGA – Široke magistrale kao kod CPLD, ali su blokovi srednje granularnosti.

Spartan-3 • Osnovni logički element je slice • 4 slice-a čine jedan CLB • Više nivoa rutiranja, od CLB do chipwide

Spartan-3 • Veliki konfigurabilni memorijski blokovi 18432 (16384) bita (single/dual port RAM/ROM) • Ugrađeni označeni 18 x 18 bitni množač koji može da se koristi kao neoznačeni 17 x 17 • 4 posebne taktne mreže (DCM), tako da se može na istom čipu implementirati više dizajna koji rade na različitim frekvencijama.

Spartan-3

Cyclone II • Osnovni logički element je LE • 16 LE čine jedan LAB • Rutiranje preko širokih, brzih magistrala

Cyclone II • Konfigurabilni memorijski blokovi 4608 (4096) bita (RAM/ROM) • Ugrađeni označeni 18 x 18 bitni množač koji može da se koristi kao dva 9 x 9 označena ili jedan 17 x 17 neoznačeni • Nekoliko PLL za generisanje višestrukih taktnih domena u istoj komponenti.

Cyclone II

Strategije rutiranja • Xilinx pristup sa više lokalnih i manje globalnih resursa je kompatibilan sa DPS jer najčešće DPS algoritmi obrađuju podatke lokalno. • Altera pristup sa širokim magistralana takođe je dobar jer se tipično ne obrađuju samo pojedini biti već se široki vektori podataka prebacuju u naredni DPS blok.

IP korovi • Drastično skraćuju vreme razvoja • Soft core je behavioral opis komponente koji je potrebno sintetizovati. – Lako ga je modifikovati, dodavati nove funkcionalnosti, izbacivati višak. . . – Potrebno više vremena da se dostignu željena veličina, brzina, potrošnja – Znači FLEKSIBILNOST

IP korovi • Firm core je strukturni opis komponente – Parametri se mogu menjati, ali HDL obično nije dostupan – Najčešće se unapred zna potrošnja resursa, pre sinteze (dobro za planiranje) • Hard core je fizički opis komponente – As is, često prilagođeni pojedinoj komponenti (familiji) – Potrošnja resursa i tajming unapred poznati – Znači POUZDANOST i BRZINA