Computer System Architecture hykimtu ac kr Computer System

컴퓨터구조 Computer System Architecture 멀티미디어공학과 김해영 hykim@tu. ac. kr Computer System Architecture 멀티미디어공학과 김해영

컴퓨터의 개요 n 컴퓨터의 정의 작성된 프로그램에 의해 입력 데이터를 받아 저 Application S/W 장/ 처리해서 결과를 만들어 내도록 설계 제작된 신뢰성 있는 고속 전자 자료 처리 장치(Electronic Data Processing System) n 컴퓨터 = 하드웨어(H/W) + 소프트웨어(S/W) n 프로그램(S/W) API Operating System u 명령어(instruction)의 집합 u 소프트웨어 = Program + Data u 응용 소프트웨어(Application S/W ) DB, Word processor, Spread Sheet u 시스템 소프트웨어(System S/W ) l OS, Firmware, Compiler, Device Driver 등 l Computer System Architecture ROM BIOS Computer H/W 멀티미디어공학과 김해영

컴퓨터의 개요 n continued 컴퓨터 하드웨어 u CPU u Memory Program Memory(ROM) l Data Memory(RAM) u I/O Device l Interface: 8251 SIO, 8255 PIO, 6845 CRTC, 8272 FDC, 8237 DMAC, 8279 KDI l Input Device: Keyboard, Mouse, Scanner l Output Device: Printer, Plotter, Display l Storage Device(I/O): FDD, HDD, MOD l Computer System Architecture Memory CPU Input Device Interface Output Device Block Diagram of a digital Computer 멀티미디어공학과 김해영

제 2 장 디지털 논리회로 컴퓨터구조 Computer System Architecture 멀티미디어공학과 김 해영 hykim@tu. ac. kr Computer System Architecture 멀티미디어공학과 김해영

논리 게이트 n 논리회로는 서로 다른 두 가지 값 (0, 1)을 다루는 회로 u 동작 특성 : 부울 대수로 표현 n 디지털 컴퓨터에서 이진 정보 : ADC(Analog to Digital Conversion) u Physical Quantity 예 : V, A, F, 거리 Computer System Architecture Signal Binary Information Discrete Value 0 : 0. 5 V 1 : 3 V~5 V 멀티미디어공학과 김해영

논리 게이트 n 표 2 -1 Digital Logic Gates u AND, OR, INVERTER, BUFFER, NAND, NOR, XNOR F = A·B Computer System Architecture AND gate F=A+B OR gate F = (A·B)’ NAND gate F = (A + B)’ NOR gate F=A B XNOR gate F = A’ NOT gate F=A Buffer gate 멀티미디어공학과 김해영

부울 대수(boolean Algebra) n 부울함수(Boolean Function) : variable + operation u F(A, B, C) = A’B + C n Truth Table : Fig. 2 -5 n Logic Diagram : Fig. 2 -5 Relationship between a function and variable 2 n Combination Variable n = 3 Computer System Architecture A B C F 0 0 1 1 1 0 1 0 0 1 1 0 1 0 1 대수적 표현 논리도(Logic Diagram)(gates로 표현) F(A, B, C) = A’B + C 멀티미디어공학과 김해영

n graphic symbols for NAND gate x y z (xyz)’ = x y z (a) NAND-invert (x’+y’+z’) (b) invert-NAND n [표 2 -5]의 부울대수 기본관계식의 적용 예 F=AB'C+AB'C'+A'C Computer System Architecture 멀티미디어공학과 김해영

부울 함수의 표준형(standard form) n 최소항(Minterm)과 최대항(Maxterm) u 최소항(Minterm) : n variables product ( x=1, x’=0) u 최대항(Maxterm) : n variables sum (x=0, x’=1) n 2 variables example m 0 + m 1 + m 2 + m 3 Computer System Architecture M 0 M 1 M 2 M 3 멀티미디어공학과 김해영

부울 함수의 표준형(standard form) n 3 variables example 변수 최소항 최대항 함수 x y z 항 표시 F 1 F 2 0 0 0 xyz m 0 x+y+z M 0 1 0 0 0 1 xyz m 1 x+y+z M 1 0 1 0 xyz m 2 x+y+z M 2 0 1 1 xyz m 3 x+y+z M 3 1 0 0 xyz m 4 x+y+z M 4 0 1 1 0 1 xyz m 5 x+y+z M 5 0 1 1 1 0 xyz m 6 x+y+z M 6 1 0 1 1 1 xyz m 7 x+y+z M 7 0 1 Computer System Architecture 멀티미디어공학과 김해영

부울함수의 간소화 n 인접 영역 u 인접 영역의 수 = 2 n (1, 2, 4, 8, …. ) u The squares at the extreme ends of the same horizontal row are to be considered adjacent u The same applies to the top and bottom squares of a column u The four corner squares of a map must be considered to be adjacent u Groups of combined adjacent squares may share one or more squares with one or more group Computer System Architecture 멀티미디어공학과 김해영

부울함수의 간소화 n [예제] B u F=AC’ + BC A n [예제] u F=C’ + AB’ C B C C A n [예제] u F=C’ + AB’ B n Product-of-Sums Simplification A D F=B’D’ + B’C’ + A’C’D Sum of product F’=AB + CD + BD’(square marked 0’s) (F’)’=(A’ + B’)(C’ + D’)(B’ + D) B A Product of Sum Computer System Architecture C D 멀티미디어공학과 김해영

카르노 맵 ( karnaugh Map ) n 2 변수 카르노 맵의 예제 F=xy+xy+xy u 카노르 맵 진리표 x y F 0 0 y x 0 1 1 1 0 0 1 1 1 1 1 F=x+y Computer System Architecture 멀티미디어공학과 김해영

카르노 맵 ( karnaugh Map ) n 3 변수 카르노 맵의 예제 u F ( x, y, z ) = m ( 0, 2, 3, 4, 6 ) 카노르 맵 진리표 x y z F 0 0 0 1 0 1 1 0 1 1 1 1 0 Computer System Architecture yz 00 01 11 10 0 1 1 1 1 0 0 1 x F=z+xy 멀티미디어공학과 김해영

카르노 맵 ( karnaugh Map ) n 3변수 논리회로 구현 F=z+xy x y z Computer System Architecture F 멀티미디어공학과 김해영

카르노 맵 ( karnaugh Map ) n 4 변수 카르노 맵 u 최대 16개의 최소항으로 구성 u 최소항의 순서는 그레이 코드값에 따라 배치 yz wx yz yz wx m 0 m 1 m 3 m 2 wx m 4 m 5 m 7 m 6 wx m 12 m 13 m 15 m 14 wx m 8 m 9 m 11 m 10 Computer System Architecture yz 00 01 11 10 00 wxyz 01 wxyz wxyz 10 wxyz wx 멀티미디어공학과 김해영

카르노 맵을 이용한 간소화 연습 1) F ( w, x, y, z ) = m ( 0, 1, 2, 8, 10, 11, 14, 15 ) yz 00 01 11 10 00 1 1 01 0 0 11 0 0 1 1 10 1 1 wx F=wxy+xz+wy Computer System Architecture 멀티미디어공학과 김해영

카르노 맵을 이용한 간소화 연습 2) F ( w, x, y, z ) = m ( 1, 4, 6, 7, 8, 9, 10, 11, 15 ) yz wx 00 00 01 01 10 1 1 11 10 11 1 1 F=xyz+wxz+xyz+wx Computer System Architecture 멀티미디어공학과 김해영

카르노 맵을 이용한 간소화 연습 3) F ( w, x, y, z ) = M ( 3, 4, 6, 7, 11, 12, 13, 14, 15 ) yz wx 00 01 00 11 10 0 01 0 11 0 0 10 0 0 F= wx+yz+xz F=(w+x)(y+z)(x+z) Computer System Architecture 멀티미디어공학과 김해영

무관 조건이 포함된 함수의 간소화 F ( w, x, y, z ) = m ( 0, 7, 8, 10, 15 ) + d ( 1, 2, 9, 11, 13 ) 곱의 합형 yz wx 00 01 00 1 d 10 yz wx 00 01 11 10 d 00 1 d 0 d 1 01 0 0 1 0 d 1 11 0 d d 10 1 d d 1 01 11 10 1 11 F ( w, x, y, z ) = x y z + x z Computer System Architecture 합의 곱형 1 F ( w, x, y, z ) = ( x + y ) ( x + z ) 멀티미디어공학과 김해영

조합 논리 회로(Combinational Circuit) n 조합 논리 회로(Combinational Circuits) u 입력과 출력을 가진 논리 게이트(logic gates)의 집합으로 출력은 현재의 in Combinational Circuits (Logic Gates) . . . i 0 i 1 . . . 입력값에 의해 결정 u Fig. 2 -12 조합회로 블록도 f 0 f 1 fm n 해석(Analysis) u Logic circuits diagram n 설계(Design)(Analysis의 반대) Boolean function or Truth table Experience 1. 주어진 문제를 분석 2. 입출력 변수의 개수를 결정/입출력 변수에 기호 할당 3. 입출력 변수에 대한 진리표 작성(Truth table) 4. 출력을 간소화된 부울 함수로 표현(Map 과 Boolean 대수 이용) 5. 논리 회로를 작성(Logic circuit diagram) Computer System Architecture 멀티미디어공학과 김해영

패러티 발생기(Parity bit generator) n 카르노 맵을 이용한 간소화 yz 00 01 11 10 0 1 0 1 0 1 x 홀수 패러티 Computer System Architecture yz 00 01 11 10 0 0 1 1 1 0 x 짝수 패러티 멀티미디어공학과 김해영

순차 논리 회로의 해석 n 순차 논리 회로의 해석 u 논리도로 부터 상태표 혹은 상태도를 도출 n Clocked synchronous sequential circuit Input Combinational Circuit Output 1 Clock Flip-Flops Clock n 플립플롭 입력식( 1 ) x DA u Boolean expression for F/F input A’ u 입력식 l DA = Ax + B’x, DB = A’x u 출력식 l y = Ax’ + B’x’ A DB Clock B B’ y 60 Computer System Architecture 멀티미디어공학과 김해영

순차 논리 회로의 해석 n 상태표(State Table) u Present state, input, next state, output 표현 Input Equ. = Next State n 상태도(State Diagram) u 상태도의 그래픽 표현(Graphical representation ) u 원(상태: state), 직선(상태의 전이), I/O(input/output) Computer System Architecture 멀티미디어공학과 김해영

집적 회로 n 회로의 집적도에 따른 분류 u 소규모 집적 회로(SSI : Small scale Integrated circuit) u 중규모 집적 회로(MSI : Medium scale Integrated circuit) u 대중규모 집적 회로(LSI : Large scale Integrated circuit) u 초대규모 집적 회로(VLSI : Very Large scale Integrated circuit) n DIP 모형 Computer System Architecture 멀티미디어공학과 김해영