CIRCUITI SEQUENZIALI last update 06102020 Mauro Mosca Universit

CIRCUITI SEQUENZIALI last update: 06/10/2020 Mauro Mosca - Università di Palermo

Reti sequenziali rete × asincrona sincronismo

Sincronismo level triggered PET edge triggered NET

Latch SR

Latch a porte NOR • S=R=0 • Qn = 1 0

Latch a porte NOR • S = 0, R = 1

Latch a porte NOR • S = 1, R = 0

Latch a porte NOR • S=R=1 1 0

Latch a porte NOR

Latch con abilitazione “gating” o “strobe”

Interruttore anti-rimbalzo S = 1, R = 0 S = 0, R = 1 1 Q=0

Flip-flop Multivibratori bistabili edge-triggered pulse-triggered (master-slave) SR, D, JK, T

Flip-flop SR latch SR di tipo sincrono × 0 0 × 0

Flip-flop PET

Flip-flop PET

Flip-flop Master-Slave

Flip-flop con ingressi di preassegnazione

Flip-flop JK

Flip-flop JK

Flip-flop D

Flip-flop T (toggle)

Flip-flop integrati

Registri a scorrimento A C D B

Registri SISO e SIPO

Registri PIPO e PISO parallel enable

Registro universale 74194 caricamento vs. destra caricamento parallelo caricamento vs. sinistra clock inibito

up/down Contatori sincroni e asincroni con caricamento (LOAD) divisori di frequenza binari e non

Contatori asincroni divisori di frequenza (per n 2) i flip-flop devono TCK ≥ n∙tp essere di tipo N. E. T. Q Ck T 1 (per essere sicuri che l’impulso da contare si sia completamente evoluto)

Contatore binario indietro

Contatore asincrono non binario (modulo 5) spike

Contatori sincroni clock applicato simultaneamente a tutti i flip-flop i bit di uscita commutano contemporaneamente la massima frequenza di funzionamento aumenta assenza di spike indesiderati

Contatore sincrono (modulo 8) T 1 = 1 T 3 = Q 1 ∙ Q 2 T 2 = Q 1 Per n bit (n – 2) porte AND TCK ≥ (n - 2) ∙ tp 2 + tp 1 AND F. F.

Contatori sincroni: propagazione del comando in serie in parallelo

Contatori integrati: 7490 a s i n c r o n o

Contatori integrati: 7492 e 7493