CIRCUITI INTEGRATI E FAMIGLIE LOGICHE Mauro Mosca Universit

CIRCUITI INTEGRATI E FAMIGLIE LOGICHE Mauro Mosca - Università di Palermo – A. A. 2018 -19

Preparazione del monocristallo: Metodo di Czocralsky wafer Si con 1015 atomi/cm 3 impurità tollerate? non più di un atomo ogni 5 miliardi di atomi di silicio!!

Tecnologia planare 1) formazione dello strato epitassiale 2) formazione dello strato di biossido di silicio 3) rimozione selettiva del biossido tramite fotolitografia 4) diffusione o impiantazione ionica delle impurità droganti 5) metallizzazione

Si. O 2 Fotolitografia Si - Ossidazione fotoresist Si. O 2 Si - Preparazione per la fotolitografia luce U. V. lastra di vetro con zone opache - Esposizione attraverso la maschera - Rimozione del resist esposto (sviluppo) - Attacco del Si. O 2 con acido fluoridrico - Rimozione del resist non esposto - Introduzione delle impurità (drogaggio)

Realizzazione tecnologica di un BJT npn

Esempio di circuito integrato (CMOS)

Circuiti integrati analogici u Ampia scelta • Amplificatori • Filtri • Funzioni speciali • Amplificatori operazionali u Topologia circuitale… • Resistenze elevate • Condensatori

Carico attivo vgs 2 = 0 v. GS = 0 i v = RDdii carico retta 1/ RD v VDD gm 2 vgs 2 (ro 2 » RD)

Evoluzione famiglie logiche SSI (Small Scale Integration), massimo di dieci porte logiche VLSI MSI (Medium Scale Integration), da dieci a cento porte logiche LSI (Large Scale Integration), da cento a mille porte logiche < 1 ns SSI, MSI, LSI VLSI (Very Large Scale Integration), numero di porte logiche > mille 4 p. J 1, 5 ns

Caratteristiche famiglie logiche TTL CMOS • Tensione di alimentazione VCC 4, 5 -5, 5 V • Corrente di alimentazione ICC 10 m. A ≈ 0 • Potenza dissipata Pd 10 m. W 10 n. W • Livelli di tensione di ingresso e di uscita: VILmax VCC VIHmin VOHmin VIHmin circuito VOLmax integrato VOHmin V ILmax 0 VOLmax 0 0, 8 V 2 V 0, 4 V 2, 4 V 3 -18 V VCC /3 2·VCC /3 ≈ 0 ≈ VCC

Caratteristiche famiglie logiche TTL • Livelli di corrente di ingresso e di uscita: IILmax IIHmax IOLmax IOHmax 1, 6 m. A 40 m. A 16 m. A 400 m. A CMOS 0, 1 m. A 4 m. A HC SPESSO INSUFFICIENTI A PILOTARE UN CARICO!

Caratteristiche famiglie logiche TTL CMOS • Fan-out sul livello alto 10 50 • Fan-out sul livello basso 10 50 30 m. A 5 m. A 10 ns 100 ns • Corrente di cortocircuito Ios • Tempi di commutazione tp =

BJT in commutazione ON “ 1” “ 0” = = == “ 1” “ 0” BVEBO V 0 V CC + – + + –– VVCE(sat) – +– CC 0, 2 OFF

MOSFET in commutazione Vo = VDD DS(ON) VGS > V < Vt VDS(ON) RD » r. ON

Famiglia CMOS -VDD 0 = = VDD Conduzione: VGS < Vt (negativa) PMOS VDD Conduzione: VGS > Vt (positiva) NMOS VDD 0 = = inverter

Famiglia CMOS

CMOS: protezione ingressi

CMOS: dissipazione di potenza

Caratteristiche CMOS

Open collector/open drain Possibilità di realizzare un AND cablato (wired AND) Si può alimentare la resistenza di pull-up RC con una tensione diversa da quella propria della porta logica Attenzione! La resistenza di pull-up va dimensionata in modo da limitare la corrente che assorbe la porta logica ad un valore non eccedente il massimo consentito Esempio: 7407 (sei buffer), Vmax = 30 V, Imax = 40 m. A

Buffer (Driver) • Pilotaggio di lampade, relè, linee, ecc. • Uscita (tipica) in open drain 01 VOH(max) = 30 V IOL(max) = 40 m. A RL = 1, 3 k. W = 18, 5 m. A (< 40 m. A)

Trigger di Schmitt transizioni lente jitter

Porte three-state = 0 = 1 A 0 1 × G 1 1 0 Y 0 1 Z A 0 1 × G 0 0 1 Y 0 1 Z L’ingresso d’abilitazione deve rendere interdetti entrambi i MOSFET

Porte di trasmissione = 1 = 0 Se C = 1 i transistor sono accesi e i punti 1 e 2 sono connessi dalla bassa r. ON dei due MOSFET in parallelo Se C = 0 i transistor sono entrambi interdetti e 1 e 2 sono scollegati

CMOS Pilotaggio TTL-LED Con ACMOS-ACTMOS ? IO(max) = 24 m. A OK KO IOL(max) = 16 m. A IOH(max) = – 400 m. A

Pilotaggio CMOS (4000 B, HCT)-LED per aumentare la corrente d’uscita (solo CMOS)… C VL max 0, 44 m. A (4000 B) HC, HCT max 4 m. A (HC, HCT)