CHNG 3 CNG LOGIC CC KHI NIM LIN

CHƯƠNG 3 CỔNG LOGIC CÁC KHÁI NIỆM LIÊN QUAN CỖNG LOGIC CƠ BẢN THÔNG SỐ KỸ THUẬT GIAO TIẾP GIỮA CÁC HỌ IC SỐ

CÁC KHÁI NIỆM LIÊN QUAN - Tín hiệu tương tự là tín hiệu có biên độ liên tục theo thời gian, thường do các hiện tượng tự nhiên sinh ra. - Tín hiệu số là tín hiệu có dạng xung gián đoạn về thời gian biên độ chỉ có 2 mức rõ rệt: mức cao và mức thấp. - Mạch điện xử lý tín hiệu tương tự gọi là mạch tương tự. Mạch điện xử lý tín hiệu số gọi là mạch số. Ưu điểm của mạch số so với mạch tương tự: - Dễ thiết kế, phân tích. - Hoạt động theo chương trình lập sẵn - Ít bị ảnh hưởng của nhiễu. - Dễ chế tạo thành mạch tích hợp. Chương 3: Cổng Logic 2

Phân loại IC số dựa vào số cổng trong một chip: - Số cổng < 10: SSI (Small Scale Integrated) - 10 < Số cổng < 100: MSI (Medium Scale Integrated) - 100 < Số cổng < 1000: LSI (Large Scale Integrated) - 1000 < Số cổng < 10000: VLSI (Very Large SI) - 10000 < Số cổng: ULSI (Ultra Large Scale Integrated) Chương 3: Cổng Logic 3

Biểu diễn trạng thái Logic 1 và 0 - Người ta thường gán: Logic dương: Điện thế cao Logic 1 ; Điện thế thấp Logic 0 Thực tế, mức Logic 1 và mức logic 0 tương ứng với môt khoảng điện thế xác định, có một khoảng chuyển tiếp giữa mức cao và mức thấp là khoảng không xác định (ngưỡng logic). Khoảng này tùy thuộc vào họ IC sử dụng và được cung cấp trong bảng thông số kỹ thuật – Trong khoảng điện áp này có thể gây ra lỗi trong mạch số. -Logic âm ngược lại VD giản đồ điện thế các mức logic của IC số họ TTL Chương 3: Cổng Logic 4

CỔNG LOGIC CƠ BẢN (Cổng logic là các mạch điện tử có chức năng thực hiện các hàm logic). 1. Cổng NOT (Cổng đảo) - Chức năng: Dùng thực hiện phép đảo logic, còn gọi là cổng (INVERTER). Cổng NOT có 1 ngõ vào và 1 ngõ ra - Ký hiệu - Bảng sự thật - Giản đồ thời gian A 1 0 1 Y Note: Khi cổng đảo được ghép chung với cổng khác thì ký hiệu được đơn giản thành 1 dấu tròn nhỏ 0 Chương 3: Cổng Logic 5

2. Cổng AND (toán tử. “và”) - Chức năng: Dùng thực hiện phép nhân logic giữa 2 hay nhiều biến nhị phân. Cổng AND có 2 hay nhiều ngõ vào và có 1 ngõ ra - Ký hiệu - Bảng sự thật A 0 0 1 1 - Giản đồ thời gian A B 1 0 1 Y = A. B 0 0 0 1 Y B 0 1 0 Note: Ngõ ra cổng AND chỉ ở mức cao khi tất cả các ngõ vào đều ở mức cao Chương 3: Cổng Logic 6

3. Cổng OR (toán tử + “hoặc”) - Chức năng: Dùng thực hiện phép cộng logic giữa 2 hay nhiều biến nhị phân. Cổng OR có 2 hay nhiều ngõ vào và có 1 ngõ ra - Ký hiệu - Bảng sự thật A 0 0 1 1 - Giản đồ thời gian A B 1 0 1 Y=A+B 0 1 1 1 0 1 Y B 0 1 0 Note: Ngõ ra cổng OR chỉ ở mức thấp khi tất cả các ngõ vào đều ở mức thấp Chương 3: Cổng Logic 7

Bất kỳ mạch logic nào cũng có thể được xây dựng từ 3 cổng cơ bản: AND, OR và NOT 4. Cổng NAND - Chức năng: Thực hiện cùng 1 lúc 2 chức năng: AND và NOT. Cổng NAND có 2 hay nhiều ngõ vào và có 1 ngõ ra - Bảng sự thật - Ký hiệu Khi nối chung 2 ngõ vào của cổng NAND Cổng NOT A B 0 0 1 1 0 Note: Ngõ ra chỉ bằng 0 khi tất cả A và B đều bằng 1 Chương 3: Cổng Logic 8

5. Cổng NOR - Chức năng: Thực hiện cùng 1 lúc 2 chức năng: OR và NOT. Cổng NOR 2 hay nhiều ngõ vào và có 1 ngõ ra - Bảng sự thật - Ký hiệu Khi nối chung 2 ngõ vào của cổng NOR Cổng NOT A B 0 0 1 1 0 0 0 Note: Ngõ ra chỉ bằng 1 khi tất cả A và B đều bằng 0 Chương 3: Cổng Logic 9

6. Cổng BUFFER (Cổng đệm) - Chức năng: Dùng như mạch khếch đại logic. Tín hiệu qua cổng đệm không làm thay đổi trạng thái logic. - Dùng cổng đệm để sửa dạng tín hiệu vuông hơn, đưa điện thế tín hiệu về đúng mức logic. Cổng BUFFER có 1 ngõ vào và có 1 ngõ ra - Ký hiệu - Bảng sự thật A 0 1 Chương 3: Cổng Logic Y=A 0 1 10

7. Cổng EX-OR - Chức năng: Thực hiện phép toán EX-OR (cộng ngoại trừ - cộng bỏ qua số nhớ) giữa 2 biến nhị phân. Cổng EX-OR có 2 ngõ vào và có 1 ngõ ra - Hàm: - Bảng sự thật - Ký hiệu: = A B -Khi có một ngõ vào nối lên mức cao thì cổng EX-OR = Cổng NOT -Khi có một ngõ vào nối xuống mức thấp thì cổng EX-OR = Cổng ĐỆM A B 0 0 1 1 0 1 Y= A B 0 1 1 0 Y=0 khi A và B cùng mức logic Y=1 khi A và B cùng mức logic Chương 3: Cổng Logic 11

8. Cổng EX-NOR - Chức năng: Thực hiện phép toán EX-OR và NOT. Cổng EX-NOR có 2 ngõ vào và có 1 ngõ ra - Hàm: - Bảng sự thật - Ký hiệu: -Khi có một ngõ vào nối lên mức cao thì cổng EX-NOR = Cổng ĐỆM -Khi có một ngõ vào nối xuống mức thấp thì cổng EX-NOR = Cổng NOT A B 0 0 1 1 0 0 1 Y=1 khi A và B cùng mức logic Y=0 khi A và B cùng mức logic Chương 3: Cổng Logic 12

9. Cổng PHỨC (AOI) - Khi kết nối nhiều cổng khác nhau để thức hiện 1 hàm logic nào đó được gọi là cổng Phức (AOI) VD: Từ mạch điện viết biểu thức VD: Từ biểu thức Vẽ mạch điện Chương 3: Cổng Logic 13

10. SỰ CHUYỂN ĐỔI QUA LẠI GIỮA CÁC CỔNG LOGIC F Chỉ cần dùng AND và NOT hoặc OR và NOT là xây dựng được tất cả các hàm khác có nghĩa là có thể xây dựng tất cả các cổng khác từ AND và NOT hoặc OR và NOT. Mặt khác cổng Not có thể tạo ra từ cổng NAND hoặc cổng NOR Tất cả các hàm logic có thể được thực hiện bởi cổng NAND hoặc cổng NOR. F Qui tắc: Biến đổi giữa AND, NOT OR, NOT: Thêm các cổng đảo ở ngõ vào và ngõ ra, nếu ơ các ngõ đã có đảo rồi thì đảo này sẽ mất đi. (Thực chất là sử dụng Định lý De-morgan). Chương 3: Cổng Logic 14

11. TỪ NAND X Y DỰNG CÁC CỔNG KHÁC Chương 3: Cổng Logic 15

11. TỪ NOR X Y DỰNG CÁC CỔNG KHÁC Chương 3: Cổng Logic 16

THÔNG SỐ KỸ THUẬT CỦA IC SỐ Các đại lượng điện đặc trưng - VCC: Điện thế nguồn - VIH(min): Điện thế ngã vào mức cao - VIL(max): Điện thế ngã vào mức thấp - VOH(min): Điện thế ngã ra mức cao - VOL(max): Điện thế ngã ra mức thấp - IIH: Dòng điện ngã vào mức cao - IIL: Dòng điện ngã vào mức cao - IOH: Dòng điện ngã ra mức cao - IOL: Dòng điện ngã ra mức thấp - ICCH, ICCL: Dòng điện qua IC, khi ngã ra ở mức cao, thấp Chương 3: Cổng Logic 17

Thời trễ truyền là thời gian trễ của tín hiệu logic truyền qua một cổng Công suất tiêu tán PD(avg) = ICC(avg). VCC Fan-Out là số ngã vào lớn nhất có thể nối với ngã ra của một IC cùng loại, hay là khả năng chịu tải của một cổng logic (Unit Load) t. PLH: thời trễ truyền từ thấp lên cao t. PHL: thời trễ truyền từ cao xuống thấp Chương 3: Cổng Logic 18

Tích số công suất - vận tốc Dùng để đánh giá chất lượng IC, đó là tích số công suất tiêu tán và thời trễ truyền. Tính miễn nhiễu tuỳ thuộc khả năng dung nạp hiệu thế nhiễu của mạch, được xác định bởi lề nhiễu. Lề nhiễu mức cao: VNH = VOH(min) – VIH(min) Lề nhiễu mức thấp: VNL = VOL(max) – VIL(max) Chương 3: Cổng Logic 19

Logic nhận dòng và Logic cấp dòng Thể hiện sự trao đổi dòng điện giữa hai tầng thúc và tầng tải Tính Schimitt Trigger Chương 3: Cổng Logic 20

Để cải thiện dạng tín hiệu ngã ra, tính miển nhiễu cao chế tạo các cổng có tính trễ điện thế, gọi là cổng Schmitt Trigger. Ký hiệu: Chương 3: Cổng Logic 21

HỌ TTL Cổng cơ bản họ TTL Ngã ra totempole Không thể nối chung ngã ra của các cổng khác nhau. Chương 3: Cổng Logic 22

Ngã ra cực thu để hở - Cho phép nối các ngã ra của nhiều cổng khác nhau. - Phải mắc điện trở kéo lên khi sử dụng. - Cho phép điện trở kéo lên mắc vào nguồn điện thế cao. Ngã ra ba trạng thái Chương 3: Cổng Logic 23

Đặc tính của loạt TTL Thông số kỹ thuật 74 74 L 74 H 74 S Thời trễ truyền (ns) CS tiêu tán (m. W) Tích số CS-VT (p. J) Tần số Ck max (MHz) Fan-Out Điện thế VOH(min) VOL(max) VIH(min) VIL(max) 9 10 90 35 10 33 1 33 3 20 6 23 138 50 10 3 20 60 125 20 9, 5 2 19 45 20 1, 7 8 13, 6 200 40 4 1, 2 4, 8 70 20 3 6 18 100 33 2, 4 0, 4 2, 0 0, 8 2, 4 0, 4 2, 0 0, 7 2, 4 0, 4 2, 0 0, 8 2, 7 0, 5 2, 0 0, 8 2, 5 0, 4 2, 0 0, 8 2, 5 0, 5 2, 0 0, 8 Chương 3: Cổng Logic 74 LS 74 ALS 74 F 24

HỌ MOS Cổng cơ bản NMOS Vin T 1 T 2 Vout 0 V (logic 0) RON = 100 K ROFF = 1010 +5 V (logic 1) RON = 100 K RON = 1 K 0, 05 V (logic 0) Chương 3: Cổng Logic 25

Cổng cơ bản CMOS Vin T 1 T 2 Vout VDD (logic 1) ROFF = 1010 RON = 1 K 0 V (logic 0) RON = 1 K ROFF = 1010 VDD (logic 1) Chương 3: Cổng Logic 26

Các cổng CMOS khác Chương 3: Cổng Logic 27

Đặc tính của họ CMOS - Nguồn: VDD - Mức logic: - Lề nhiễu: - Số Fan-Out: 3 V – 15 V VOL(max) = 0 V VIL(max) = 30%VDD VNH = 30%VDD 50 UL VOH(min) = VDD VIH(min) = 70%VDD VNL = 30%VDD Các loạt CMOS - 4 XXX, 14 XXX - 74 C: CMOS, có cùng chức năng, sơ đồ chân với IC TTL - 74 HC: High speed CMOS, cải tiến tốc độ giao hoán của 74 C - 74 AC: Advance CMOS, cải tiến của 74 HC về mặt nhiễu Chương 3: Cổng Logic 28

GIAO TIẾP GIỮA CÁC HỌ IC SỐ Điều kiện để thúc trực tiếp: - Dòng điện ra của tầng thúc dòng điện vào của tầng tải - Điện thế ra của tầng thúc phù hợp với điện thế vào của tầng tải Thông số CMOS (VDD = 5 V) TTL 4000 B 74 HCT 74 74 LS 74 ALS VIH(min) VIL(max) 3, 5 V 1, 5 V 3, 5 V 1, 0 V 2, 0 V 0, 8 V 2, 0 V 0, 8 V VOH(min) VOL(max) 4, 95 V 0, 05 V 4, 9 V 0, 1 V 2, 4 V 0, 4 V 2, 7 V 0, 5 V 2, 7 V 0, 4 V IIH(max) IIL(max) 1 A 1 A 1 A 40 A 1, 6 m. A 20 A 2 m. A 20 A 100 A IOH(max) IOL(max) 0, 4 m. A 0, 4 m. A 16 m. A 0, 4 m. A 8 m. A 20 m. A 0, 4 m. A 8 m. A Chương 3: Cổng Logic 29

TTL thúc CMOS - TTL thúc CMOS nguồn thấp (VDD = 5 V): Mắc điện trở kéo lên ở ngã ra TTL để nâng điện thế ra của TTL - TTL thúc 74 HCT: Kết nối không cần điện trở kéo lên - TTL thúc CMOS nguồn cao (VDD = 10 V): Dùng cổng đệm có ngã ra để hở dùng nguồn cao Chương 3: Cổng Logic 30

CMOS thúc TTL - CMOS thúc TTL ở trạng thái cao: Không có vấn đề - CMOS thúc TTL ở trạng thái thấp: Dùng cổng đệm đối với loạt 4000 B - CMOS nguồn cao thúc TTL: Dùng cổng đệm để hạ điện thế ra Chương 3: Cổng Logic 31