Chapter 12 Microprocessor without Interlocked Pipeline Stages MIPS

Chapter 12 Microprocessor without Interlocked Pipeline Stages (MIPS) Not to be confused with Millions of instructions per second

Computer Architecture

Instruction set ของ MIPS ดผานๆ กพอ

Ford Assembly Line https: //www. youtube. com/watch? v=c. TZ 3 r. JHHSik

A 1 A 2 A 3 B 1 B 2 B 3 C 1 C 2 C 3 D 1 D 2 D 3 E 1 E 2 E 3

(A 1 + B 1) * (C 1+D 1) / E 1 (A 1 + B 1) * (C 1+D 1) E 1 (LATCH) (A 2 + B 2) * (C 2+D 2) E 2 (A 2 + B 2) (C 2 + D 2) (LATCH) A 3 B 3 C 3 D 3 E 3

ทำครงห ลง IM / IF = instruction memory / fetch Reg = register (read) ALU = arithmetic logic unit DM = data memory Reg = register (writer) ทำครงแร ก

คำสงนไมไดใช instruction 4 Mem จงไมเกด structural hazard กบ

LATCH OK Data Dependency OK

WB ID Forwarding Forward จาก EX ไป EX หรอ MEM ไป EX กได เพอจะไดไมตอง stall pipeline

Forwarding Forward จาก EX ไป EX หรอ MEM ไป MEM กได

py co move

Backward Compatibility

Billion Transistors on a Chip 2010

อธบาย L 1, L 2, L 3 caches

The Knights Ferry die, Aubrey Isle. Die size on KNF, at 45 nm, was rumored to be roughly 700 mm sq. 32 cores. 45 nm คออะไร 700 mm คออะไร

Wafer Die

1 physical processor (core) Multi-threading (in one page) Registers 1 ชด PC 1 ตว รอ I/O PC 1 ตว 1 logical processor (core) HW ทชวย switch ระหวางโปรแกรม หรอ thread ใน 1 clock cycle รอ I/O 2 cores (no multi-thread) ไดสมรรถนะดกวา เรวขน 2 เทา เทยบกบ 1 core (multi-thread, 2 threads) เรวขน 30% เทยบกบ 1 Support แค 2 threads ถงม threads อนพรอมกทำไมได

16 cores ทจรงแสดง #multithreads หรอ logical processor อธบาย physical vs. logical processors

Grey Scale Image 0 255 1 – 254 Black White Grey B&W Image 0 Black 1 White สำหรบเครองพมพแบบ dot matrix

Java ใช synchronized