BiSR shiftleft shiftright PLSR 319 Structured VHDL I

Bi-SR shift_left shift_right PL-SR 319

Structured VHDL I (BUFFER 사용) 323

Structured VHDL II (signal 사용) 324

Dataflow VHDL concurrent 325

Behavioral VHDL 326

Ex. 9. 15 Bidir. SRG VHDL 327

Ex. 9. 15 Bidir. SRG Simulation 328

GENERIC절을 사용한 4 -bit Shit Right 레지스터 330

GENERIC절을 사용한 8 -bit Shit Right 레지스터 (4 -bit SRG를 사례화) 331

8 -bit Universal SRG CONV_STD_LOGIC_VECTOR(value, number_of_bits) 다른 표현으로는 q <= (others => ‘ 0’); -- q = 0000; -- aggregate q <= (‘ 0’, ‘ 1’ others => ‘ 0’); -- q = 01000000 332

16 -bit Universal SRG (8 -bit universal SRG를 사례화) 333

8 -bit LPM SRG(Shift left) 335

8 -bit LPM 쉬프트 레지스터의 시뮬레이션(Shift left) Buried nodes 336

8 -bit LPM SRG(Shift right) 337

8 -bit LPM SRG(shift left, pl, aclr) s q_out(7)과 serial_out은 동일 339

8 -bit LPM SRG Simulation(shift left, pl, aclr) AA 340

4 -bit Johnson counter with a synchronous clear 343

8 -bit Johnson counter with a synchronous clear 344