Arquitectura RISC CISC y DSP Integrantes l l

Arquitectura RISC & CISC y DSP

Integrantes: l l l Arzola Torijano Hugo Jiménez Rosendo Gabriel López Guarneros Raymundo Mendoza Cabañas Alejandro Muñoz López Magnolia

INTRODUCCION l l l Veamos primero cual es el significado de los términos CISC y RISC: CISC (complex instruction set computer). RISC (reduced instruction set computer).

l Los atributos complejo y reducido describen las diferencias entre los dos modelos de arquitectura para microprocesadores

l l un procesador RISC típico tiene una capacidad de procesamiento de dos a cuatro veces mayor que la de un CISC. Esto hace suponer que RISC reemplazará al CISC

Para aplicar una determinada arquitectura: l condiciones de realización técnica y sobre todo la rentabilidad. l Existían y existen razones de compatibilidad de estructura compleja.

l l La meta principal es incrementar el rendimiento del procesador. Para esto se deben considerar tres áreas principales.

l l l La arquitectura. La tecnología de proceso. El encapsulado.

l La tecnología de proceso, se refiere a los materiales y técnicas utilizadas en la fabricación del circuito integrado. l el encapsulado se refiere a cómo se integra un procesador con lo que lo rodea en un sistema funcional. es la arquitectura del procesador lo que hace la diferencia entre el rendimiento de una CPU l

ARQUITECTURAS CISC l l La microprogramación es una característica importante y esencial de casi todas las arquítecturas CISC. significa que cada instrucción de máquina es interpretada por un microprograma localizado en una memoria

microprogramación l En los sesentas era la técnica más apropiada permitía desarrollar también procesadores con compatibilidad ascendente.

l Las instrucciones compuestas son decodificadas internamente y ejecutadas en una ROM interna.

ARQUITECTURAS RISC l Buscando aumentar la velocidad del procesamiento se descubrió en base a experimentos que, con una determinada arquitectura de base, la ejecución de programas resultaban ser mas eficientes

l Debido a un conjunto de instrucciones simplificado, éstas se pueden implantar por hardware directamente en la CPU

l a mediados de la década de los setentas, con respecto a la frecuencia de utilización de una instrucción en un CISC y al tiempo para su ejecución, se observó lo siguiente:

l l 20% de las instrucciones ocupa el 80% del tiempo total de ejecución Existen secuencias de instrucciones simples que obtienen el mismo resultado que secuencias complejas predeterminadas

Las características de una arquitectura RISC. l l siguen tomando el esquema de Von Neumann. Las instrucciones, aunque con otras características, siguen divididas en tres grupos:

l a) Transferencia. b) Operaciones. c) Control de flujo.

l l Reducción del conjunto de instrucciones Arquitectura del tipo load-store(“Las únicas instrucciones que tienen acceso a la memoria son 'load' y 'store'; registro a registro ”). ejecución de instrucciones. Pipeline

l El hecho de que la estructura simple de un procesador RISC conduzca a una notable reducción de la superficie del circuito integrado, se aprovecha con frecuencia para ubicar en el mismo, funciones adicionales:

l l Unidad para el procesamiento aritmético de punto flotante. Unidad de administración de memoria. Funciones de control de memoria cache. Implantación de un conjunto de registros múltiples.

l La relativa sencillez de la arquitectura de los procesadores RISC conduce a ciclos de diseño más cortos.

l Por ello, los procesadores RISC no solo tienden a ofrecer una capacidad de procesamiento del sistema de 2 a 4 veces mayor, sino que los saltos de capacidad que se producen de generación en generación son mucho mayores que en los CISC.

l l Por otra parte, es necesario considerar también que: La disponibilidad de memorias. Módulos SRAM. Tecnologías de encapsulado.

l Esto ha hecho cambiar, en la segunda mitad de la década de los ochentas, esencialmente las condiciones técnicas para arquítecturas RISC.

l l l Analizar las aplicaciones. Diseñar un bus de datos. Diseñar instrucciones. Agregar nuevas instrucciones sólo si no hacen más lenta a la máquina. Repetir este proceso para otros recursos.

PAPEL DE LOS COMPILADORES EN UN SISTEMA RISC l el compilador asume la función de un mediador inteligente entre el programa de aplicación y el microprocesador.

l l l CAPACIDAD DE PROCESAMIENTO DE LOS SISTEMAS DESDE EL PUNTO DE VISTA DEL USUARIO: Sistema reprogramable. Sistema incluido o dedicado.

DSP l l los D. S. P. (Digital Signal Processor) se están convirtiendo en elementos muy comunes en el diseño electrónico. encontraremos D. S. P. en circuitos relacionados con:

l l l las telecomunicaciones. sistemas de audio. y en algoritmos avanzados de control de motores

l l l l Tarjetas con múltiples puertos serie en servidores para proveedores de acceso a Internet Compresión de voz en telefonía móvil Filtros complejos de sonido Líneas de retardo Generadores de eco Reconocimiento de señales DTMF Decodificación de canales en telefonía celular (GSM)

l Los D. S. P. son sistemas programables que nos permiten implementar muchos tipos de aplicaciones en función de las posibilidades del sistema

l Esta optimización se consigue mediante algunos aspectos principales:

l l implementación de operaciones por hardware instrucciones poco comunes que ejecutan varias operaciones en un solo ciclo modos de direccionamiento especiales memoria de programa ``ancha'', con más de 8 bits

l La ejecución de varias operaciones en un sólo ciclo es posible ya que están implementadas como circuitería adicional y no como código microprogramado en la propia unidad central.

Arquitectura Típica de un D. S. P. Los D. S. P. abandonan la arquitectura clásica de Von Neumann y apuestan por la denominada ``Arquitectura Hardvard''

En una arquitectura Hardvard existen bloques de memoria físicamente separados para datos y programas.

l Con este diseño se consigue acelerar la ejecución de las instrucciones, ya que el sistema puede ejecutar simultáneamente la lectura de datos de la instrucción ``n'' y comenzar a decodificar la instrucción ``n+1'', disminuyendo el tiempo total de ejecución de cada instrucción.

l l Para ver esto más claro, pensemos en un microprocesador clásico, cuyo ciclo de trabajo es: leer la posición de memoria apuntada por el contador de programa decodificar la instrucción ejecutar la instrucción

l l En la ejecución de la instrucción se dan estos pasos: leer los datos de memoria operar con ellos dejarlos en la RAM

l Normalmente en los D. S. P. se usa una arquitectura Hardvard modificada con 3 buses: uno de programa y dos de datos

l La unidad aritmético-lógica de los D. S. P.

l l l Tiene dos unidades las cuales son: La unidad central aritmético - lógica La unidad generadora de direcciones

l La unidad central aritmético-lógica se encarga de todos los cálculos, excepto los referentes a direcciones efectivas en direccionamiento indexado

l el D. S. P. incorpora una segunda UAL que se encarga solamente de hacer las sumas de la dirección base con el registro índice

l Además de las instrucciones aritméticas habituales, la unidad central aritméticológica puede realizar operaciones booleanas

l un D. S. P. realiza la multiplicación en un solo ciclo ya que incorpora un multiplicador construido a base de puertas lógicas.

l Con la llegada de los D. S. P. se abre un nuevo campo para el diseñador de sistemas, ya que podemos implementar sistemas que requieren una gran capacidad de proceso con un coste mucho menor que cualquiera de las soluciones existentes. No obstante, no tenemos que lanzarnos alocadamente a programar D. S. P. para todas las aplicaciones, sino que debemos escoger el sistema más adecuado a nuestras necesidades, aunque ello implique el tener que desarrollar una rutina de multiplicación en ensamblador.

CONCLUSIONES

REFERENCIAS l l 1. Tanembaum, Andrew S. (1992) "Organización de Computadoras. Un Enfoque Estructurado" Ed. Prentice Hall. 2. Rolf Jurgen B. "Del CISC al RISC: Aumento explosivo de la potencia en los microprocesadores" Revista Siemens Año 51 Enero/Marzo 1991. Siemens Aktiengesellschaft. Munich, RFA.

l l 3. Hernández, Luis. "¿RISC O CISC? " PC/TIPS BYTE. Año 5 No. 50 Marzo de 1992. José Ignacio Vega Luna / vlji@hp 9000 a 1. uam. mx Profesor Investigador de la UAM / Azcapotzalco DCBI / Departamento de Electrónica

l l l Roberto Sánchez González / sgr@hp 9000 a 1. uam. mx Profesor Investigador de la UAM / Azcapotzalco DCBI / Departamento de Electrónica Gerardo Salgado Guzmán / gsg@hp 9000 a 1. uam. mx Profesor Investigador de la UAM / Azcapotzalco DCBI / Departamento de Electrónica Luis Andrés Sánchez González Hewlett Packard de México