ARQUITECTURA DE COMPUTADORAS II Interrupciones en la IBM

ARQUITECTURA DE COMPUTADORAS II Interrupciones en la IBM PC Carlos Canto Q.

ARQUITECTURA DE COMPUTADORAS II POLLING (SONDEO) Carlos Canto Q. INTERRUPCIONES EN LA IBM PC

ARQUITECTURA DE COMPUTADORAS II INTERRUPCIONES Carlos Canto Q. INTERRUPCIONES EN LA IBM PC

INTERRUPCIONES EN LA IBM PC ARQUITECTURA DE COMPUTADORAS II TIPOS DE INTERRUPCIONES EN LA IBM PC Internas o Externas excepciones Carlos Canto Q. Software o de hardware No Enmascarables NMI INTR

ARQUITECTURA DE COMPUTADORAS II INTERRUPCIONES EN LA IBM PC TABLA DE VECTORES DE INTERRUPCIÓN La tabla de vectores de interrupción contiene las direcciones de las rutinas de servicio de las interrupciones que realizan las funciones asociadas con las interrupciones. Las rutinas del POST del BIOS inicializa la tabla de vectores, al momento de “bootear”, con las direcciones de las rutinas suministradas por el código en la ROM BIOS y después el DOS y nuestros programas de aplicación agregan sus respectivos vectores a los vectores de esta tabla, conforme son cargados. . Carlos Canto Q.

ARQUITECTURA DE COMPUTADORAS II 3 FFF INTERRUPCIONES EN LA IBM PC LA TABLA DE VECTORES DE INTERRUPCIÓN Se ubica en 1024 localidades de RAM en la parte más baja de la memoria que permiten 256 vectores de interrupción de 4 bytes cada uno. Tabla de vectores de interrupción Vector 0 Carlos Canto Q. CSL CSH IPL IPh 0003 0002 0001 0000 Un vector de interrupción está formado por la dirección de inicio de la rutina de servicio de la interrupción ISR ( 2 bytes para CS y 2 bytes para IP)

INTERRUPCIONES EN LA IBM PC ARQUITECTURA DE COMPUTADORAS II LA TABLA DE VECTORES DE INTERRUPCIÓN Error de división por 0 Ejecución paso a paso NMI (No enmascarable) Instrucción INT Desbordamiento (INTO) Reservadas por INTEL (modo protegido) Utilizables por el usuario Cada vector: 4 bytes Dirección del vector: 0: INT x 4 La tabla ocupa 256 x 4 = 1024 bytes (1 Kbyte) Carlos Canto Q.

ARQUITECTURA DE COMPUTADORAS II INTERRUPCIONES EN LA IBM PC Cuando una interrupción ocurre, independientemente de la fuente, el 80 x 86 realiza lo siguinte: 1) El CPU carga (push) el registro de banderas al STACK 2) La CPU carga al STACK la dirección de retorno lejano ( segmento: offset ) primero el valor del segmento. 3) La CPU determina la causa de la interrupción ( esto es, lee el número o tipo de la interrupción) y toma los 4 bytes del vector de interrupción de la dirección 0000: vector*4. 4) La CPU transfiere el control a la rutina especificada por la tabla de vectores de interrupción. Después de completados estos pasos, la rutina de servicio de la interrupción toma el control. Cuando la interrupción desea regresar el control , debe ejecutar una instrucción IRET ( Interrupt Return). El retorno de una interrupción recupera del STACK la dirección de retorno lejano y las banderas. Carlos Canto Q.

INTERRUPCIONES EN LA IBM PC ARQUITECTURA DE COMPUTADORAS II Operación de las instrucciones INT e IRET PROGRAMA INVOCANTE INT 16 h produce un FAR CALL a la dirección Int 0915: 0002 contenida en el vector de la 16 H interrupción 16 h, la 0915: 0003 dirección de retorno se 0915: 0004 carga al STACK TABLA DE VECTOR 1 DE INTERRUPCIONES STACK 4 0000: 0058 0000: 0059 0000: 005 A 0000: 005 B 2 E EB 00 F 0 RUTINA DE LA ROM BIOS 2 IRET produce un retorno de la rutina de interrupción al programa invocante, recuperando del STACK la dirección CS: IP de la instruccón quedó pendiente F 000: EB 2 E F 000: E 82 F IRET Carlos Canto Q. 04 00 15 09 FLAGS 3

INTERRUPCIONES EN LA IBM PC ARQUITECTURA DE COMPUTADORAS II DESCRIPCIÓN DE LA TABLA DE VECTORES DE INTERRUPCIÓN Y SU TIPO Int. Num. Address in I. V. T. 0 00 -03 CPU divide by zero 1 04 -07 Debug single step 2 08 -0 B Non Maskable Interrupt (NMI input on processor) 3 0 C-0 F Debug breakpoints 4 10 -13 Arithmetic overflow 5 14 -17 BIOS provided Print Screen routine 6 18 -1 B Reserved 7 1 C-1 F Reserved 8 20 -23 IRQ 0, Time of day hardware services 9 24 -27 IRQ 1, Keyboard Interface A 28 -2 B IRQ 2, ISA Bus cascade services for second 8259 B 2 C-2 F IRQ 3, Com 2 hardware C 30 -33 IRQ 4, Com 1 hardware Carlos Canto Q. Description

ARQUITECTURA DE COMPUTADORAS II INTERRUPCIONES EN LA IBM PC D 34 -37 IRQ 5, LPT 2, Parallel port hardware (Hard Disk on XT) E 38 -3 B IRQ 6, Floppy Disk adaptor F 3 C-3 F IRQ 7, LPT 1, Parallel port hardware 10 40 -43 Video services, see note 1 11 44 -47 Equipment check 12 48 -4 B Memory size determination 13 4 C-4 F Floppy I/O routines 14 50 -53 Serial port I/O routines 15 54 -57 PC used for Cassette tape services 16 58 -5 B Keyboard I/O routines 17 5 C-5 F Printer I/O routines 18 60 -63 Points to basic interpreter in a "real" IBM PC 19 64 -67 Bootstrap loader 1 A 68 -6 B Time of day services Carlos Canto Q.

ARQUITECTURA DE COMPUTADORAS II INTERRUPCIONES EN LA IBM PC 1 B 6 C-6 F Services Ctrl-Break service 1 C 70 -73 Timer tick (provides 18. 2 ticks per second) 1 D 74 -77 Video parameters 1 E 78 -7 B Disk parameters 1 F 7 C-7 F Video graphics 20 80 -83 Program termination (obsolete) 21 84 -87 All DOS services available through this Interrupt 22 88 -8 B Terminate address 23 8 C-8 B Ctrl-Break exit address 24 90 -93 Critical error handler 25 94 -97 Read logical sectors Carlos Canto Q.

ARQUITECTURA DE COMPUTADORAS II INTERRUPCIONES EN LA IBM PC 26 98 -9 B Write logical sectors 27 9 C-9 F Terminate and stay resident routines (obsolete) 28 to 3 F A 0 -A 3 to FC-FF Reserved for DOS 40 to 4 F 100 -103 to 13 C-13 F Reserved for BIOS 50 140 -143 Reserved for BIOS 51 144 -147 Mouse functions 52 to 59 148 -14 B to 164 -167 Reserved for BIOS 5 A 168 -16 B Reserved for BIOS 5 B 16 C-16 F Reserved for BIOS 5 D 174 -177 Reserved for BIOS 5 E 178 -17 B Reserved for BIOS 5 F 17 C-17 F Reserved for BIOS 60 to 66 180 -183 to 198 -19 B Reserved for User programs 67 19 C-19 F Used for EMS functions Carlos Canto Q.

INTERRUPCIONES EN LA IBM PC ARQUITECTURA DE COMPUTADORAS II 68 to 6 F 1 A 0 -1 A 3 to 1 BC-1 BF Unused 70 1 C 0 -1 C 3 IRQ 8, ISA bus Real time clock 71 1 C 4 -1 C 7 IRQ 9, takes the place of IRQ 2 72 1 C 8 -1 CB IRQ 10 (available hardware interrupt) 73 1 CC-1 CF IRQ 11 (available hardware interrupt) 74 1 D 0 -1 D 3 IRQ 12 (available hardware interrupt) 75 1 D 4 -1 D 7 IRQ 13, maths co-processor 76 1 D 8 -1 DB IRQ 14, ISA bus hard disk controller 77 1 DC-1 DF IRQ 15, (available hardware interrupt) 78 to 7 F 1 E 0 -1 E 3 to 1 FC-1 FF Unused 80 to 85 200 -203 to 214 -217 Reserved for basic 86 to F 0 218 -21 B to 3 C 0 -3 C 3 Used by basic F 1 to FF 3 C 4 -3 C 7 to 3 C 4 -3 FF Unused Carlos Canto Q.

ARQUITECTURA DE COMPUTADORAS II INTERRUPCIONES EN LA IBM PC EN GENERAL: üLa familia de microprocesadores 8086 pueden reconocer 256 diferentes interrupciones, cada una con un código único de TIPO (número) con el que el microprocesador lo identifica. üEl procesador usa este código de TIPO ( un número entre 00 y FF en hexadecimal ) para apuntar a una localidad dentro de la tabla de vectores de interrupción. Carlos Canto Q.

ARQUITECTURA DE COMPUTADORAS II La CPU no puede dejar una instrucción a medio ejecutar, sensa las interrupciones en el último ciclo de máquina de la instrucción en curso y responde al finalizar la instrucción en curso Termina la instrucción en curso Interrupción interna NMI INTR 0 Ejecuta la Siguiente instrucción SI NMI SI TEMP SI 1 IF 1 Interrupción reconocida Lee código de tipo Ejecuta ISR Push flags Pop IP&CS Let temp=TF Pop flags Clear IF&TF Continua con el programa Push CS&IP Carlos Canto Q. Call ISR SI 0 TF INTERRUPCIONES EN LA IBM PC 1

ARQUITECTURA DE COMPUTADORAS II INTERRUPCIONES EN LA IBM PC INTERRUPCIONES INTERNAS O EXCEPCIONES: Las genera la propia CPU cuando se produce una situación anormal o cuando llega el caso. Por desgracia, IBM se saltó olímpicamente la especificación de Intel que reserva las interrupciones 0 -31 para el procesador. • INT 0: error de división, generada automáticamente cuando el cociente no cabe en el registro o el divisor es cero. Sólo puede ser generada mediante DIV o IDIV. • INT 1: paso a paso, se produce tras cada instrucción cuando el procesador está en modo traza (utilizada en depuración de programas). • INT 2: interrupción no enmascarable, tiene prioridad absoluta y se produce incluso aunque estén inhibidas las interrupciones (con CLI) para indicar un hecho muy urgente (fallo en la alimentación o error de paridad en la memoria). Carlos Canto Q.

ARQUITECTURA DE COMPUTADORAS II INTERRUPCIONES EN LA IBM PC INTERRUPCIONES INTERNAS O EXCEPCIONES: • INT 3: utilizada para poner puntos de ruptura en la depuración de programas, debido a que es una instrucción de un solo byte muy cómoda de utilizar. • INT 4: desbordamiento, se dispara cuando se ejecuta un INTO y había desbordamiento. • INT 5: rango excedido en la instrucción BOUND (sólo 286 y superiores). Ha sido incorrectamente empleada por IBM para volcar la pantalla por impresora. • INT 6: código de operación inválido (sólo a partir del 286). Se produce al ejecutar una instrucción indefinida, en la pila se almacena el CS: IP de la instrucción ilegal. • INT 7: dispositivo no disponible (sólo a partir del 286). Carlos Canto Q.

ARQUITECTURA DE COMPUTADORAS II INTERRUPCIONES EN LA IBM PC INTERRUPCIONES DE SOFTWARE: Ø Producidas por el propio programa usando la instrucción INT para invocar ciertas subrutinas. Ø La BIOS y el DOS utilizan algunas interrupciones a las que se puede llamar con determinados valores en los registros para que realicen ciertos servicios. Carlos Canto Q.

ARQUITECTURA DE COMPUTADORAS II INTERRUPCIONES EN LA IBM PC INTERRUPCIONES EXTERNAS O DE HARDWARE: • Son generadas por dispositivos periféricos externo a través de una señal eléctrica. • Se solicita la atención de la CPU aplicándole la señal a sus terminales INT y NMI • Las Enmascarables por INT : activa a nivel alto • Las No Enmacarables por NMI: activa en flanco de subida Carlos Canto Q.

ARQUITECTURA DE COMPUTADORAS II INTERRUPCIONES EN LA IBM PC INTERRUPCIONES EXTERNAS O DE HARDWARE: INTR NMI INTA Carlos Canto Q. CPU La CPU genera dos impulsos de reconocimiento de interrupción

ARQUITECTURA DE COMPUTADORAS II INTERRUPCIONES EN LA IBM PC INTERRUPCIONES EXTERNAS O DE HARDWARE: INTERRUPCIONES ENMASCARABLES Ø SE HABILITAN O DESHABILITAN POR PROGRAMA: § Con la instrucción SETI se habilitan las interrupciones y pone la § bandera IF a 1 Con la instrucción CLI se inhiben todas las posibles interrupciones de este tipo y se pone la bandera IF a 0. Ø LA CPU RESPONDE AL SER ACEPTADA LA INTERRUPCIÓN, CON UNA SEÑAL EN SU TERMINAL INTA ( INTERRUPT ACNOWLWDGE) Carlos Canto Q.

ARQUITECTURA DE COMPUTADORAS II INTERRUPCIONES EN LA IBM PC INTERRUPCIONES EXTERNAS O DE HARDWARE: INTERRUPCIONES ENMASCARABLES: son solicitadas por periféricos externos, a través de un Controlador de interrupciones programable ( Programmable Interrupts Controller : PIC) que se conecta a la terminal INT del mprocesador, La aceptación o no depende del status de la bandera de interrupciones IF Carlos Canto Q.

ARQUITECTURA DE COMPUTADORAS II INTERRUPCIONES EN LA IBM PC La IBM PC original usó el controlador de interrupciones 8259. Este permitía que se pudieran generen hasta 8 señales de interrupción ( numeradas de 0 a 7). Estas líneas de interrupción son llamadas líneas de “Interrupt Request” ( requerimiento de interrupción) o IRQ´s Carlos Canto Q.

ARQUITECTURA DE COMPUTADORAS II INTERRUPCIONES EN LA IBM PC A partir de la IBM AT se incluyen 2 controladores de interrupción, donde el segundo controlador (ESCLAVO) está conectado en cascada a la línea de interrupción 2 del primer controlador ( MAESTRO). L a líneas de interrupción del segundo controlador están numeradas de 8 a 15. Debido a este “cascadeo”, la línea de interrupción 2 no está disponible. Sin embargo ; para compatibilidad con la PC original, la línea de interrrupción 2 es conectada a al línea 9 del segundo controlador ( tal que, si un dispositivo en la PC es configurado para la interrupción 2, en realidad éste usa la interrupción 9) Carlos Canto Q.

ARQUITECTURA DE COMPUTADORAS II INTERRUPCIONES EN LA IBM PC Interrupciones reservadas: IRQ 0 Temporizador (Timer) IRQ 1 Teclado IRQ 8 Reloj de tiempo real IRQ 13 Errores del coprocesador IRQ 14 Controlador de disco duro IRQ 3 Puerto serie COM 1 IRQ 4 Puerto serie COM 2 IRQ 6 Controlador de diskette IRQ 7 Puerto paralelo Al inicio del sistema se especifica: PIC MAESTRO INT = IRQ + 8 PIC ESCLAVO INT = IRQ + 70 h Carlos Canto Q. PIC MAESTRO Dir E/S = 20 h, 21 h PIC ESCLAVO Dir E/S = A 0 h, A 1 h

ARQUITECTURA DE COMPUTADORAS II INTERRUPCIONES EN LA IBM PC Entradas del controlador programable de interrupciones PIC 8259 Carlos Canto Q.

ARQUITECTURA DE COMPUTADORAS II INTERRUPCIONES EN LA IBM PC El PIC 8259 (“Programmable Interrupt Controller”) ESQUEMA INTERNO DE BLOQUES Carlos Canto Q.

ARQUITECTURA DE COMPUTADORAS II INTERRUPCIONES EN LA IBM PC El PIC 8259 (“Programmable Interrupt Controller”) El registro de máscara Permite enmascarar individualmente cada entrada: 1 Prohibe interrupciones por esa línea 0 Permite interrupciones por esa línea Carlos Canto Q.

ARQUITECTURA DE COMPUTADORAS II INTERRUPCIONES EN LA IBM PC El PIC 8259 (“Programmable Interrupt Controller”) Proceso de una interrupción en el PIC 1. Un periférico solicita interrupción 2. El PIC solicita interrupción a la CPU (INT) 3. La CPU reconoce la petición con un primer pulso de INTA 4. Se activa el bit correspondiente de ISR y se desactiva en IRR Carlos Canto Q.

ARQUITECTURA DE COMPUTADORAS II INTERRUPCIONES EN LA IBM PC El PIC 8259 (“Programmable Interrupt Controller”) Proceso de una interrupción en el PIC (continuación) 5. La CPU envía el segundo pulso de INTA 6. El PIC coloca un puntero de 8 bits en el bus de datos • El valor del puntero es distinto para cada entrada IRQ • Es programable 7. A partir de entonces comienza a ejecutarse la rutina de atención Carlos Canto Q.

ARQUITECTURA DE COMPUTADORAS II INTERRUPCIONES EN LA IBM PC El PIC 8259 (“Programmable Interrupt Controller”) Fin de interrupción (EOI) Los bits activos de ISR bloquean futuras peticiones por esa línea Carlos Canto Q.

ARQUITECTURA DE COMPUTADORAS II INTERRUPCIONES EN LA IBM PC El PIC 8259 (“Programmable Interrupt Controller”) Fin de interrupción (EOI) n Deben ponerse a 0 al terminar la rutina de servicio: (EOI) Formas de poner a 0 el bit de ISR: n 1. Programar el modo automático (AEOI) El bit se pone a 0 automáticamente al colocar el puntero en el bus de datos 2. Enviar al PIC el comando EOI: No específico : pone a 0 el de más prioridad Específico: pone a 0 el que se le indica n Generalmente se envía el EOI justo antes del IRET Carlos Canto Q.

ARQUITECTURA DE COMPUTADORAS II INTERRUPCIONES EN LA IBM PC El PIC 8259 (“Programmable Interrupt Controller”) Carlos Canto Q.

ARQUITECTURA DE COMPUTADORAS II INTERRUPCIONES EN LA IBM PC CONEXIÓN DE LOS CONTROLADORES PROGRAMABLES DE INTERRRUPCIÓN (PIC) 8259 A LA PC üLos PICs se conectan al sistema a través de Los puertos de E/S 20 h/A 0 h y 21 h/A 1 h. üLa primera dirección es la dirección del PIC maestro (IRQ 0 -IRQ 7), la segunda corresponde al PIC esclavo (IRQ 8 -IRQ 15). üLa 20 h/A 0 h es una localidad de lectura/escritura a la cual se escriben comandos al PIC y se lee su status, nos referiremos a éste como el registro de comandos o el registro de status. üEL registro de comandos es de sólo escritura y el de status es de sólo lectura. Ellos solo comparten la misma localidad de E/S. Las líneas de READ/WRITE del PIC determina que registro va a accesar el CPU. üEL puerto 21 h/A 1 h es una localidad de lecto/escritura que contiene el registro máscara de interrupción. Carlos Canto Q.

ARQUITECTURA DE COMPUTADORAS II INTERRUPCIONES EN LA IBM PC Registro de máscara de Interrupción del PIC El registro de máscara del PIC es un registro de 8 bits que nos permite habilitar y deshabilitar individualmente las interrupciones de los dispositivos del sistema. Esto es similar a las acciones de las instrucciones CLI y STI, pero sobre un dispositivo Para deshabilitar la interrupción de algún dispositivo específico, escriba un uno al registro de máscara Para habilitar la interrupción de algún dispositivo específico, escriba un cero al registro de máscara Carlos Canto Q.

ARQUITECTURA DE COMPUTADORAS II INTERRUPCIONES EN LA IBM PC INTERRUPCIONES DEL BIOS q SERVICIO A DISPOSITIVOS PERIFÉRICOS. . . (6) q STATUS DEL EQUIPO. . . (2) q HORA Y FECHA. . . . (1) q PRINT SCREEN. . . . (1) q SERVICIOS ESPECIALES. . . (2) Carlos Canto Q.

ARQUITECTURA DE COMPUTADORAS II INTERRUPCIONES EN LA IBM PC INTERRUPCIONES DEL BIOS SERVICIO A DISPOSITIVOS PERIFÉRICOS: q INT 10 H. . . SERVICIO DEL VIDEO q INT 13 H. . . SERVICIOS DE DISKETTE q INT 14 H. . . COMUNICACIONES q INT 15 H. . . SERVICIOS DEL SISTEMA q INT 16 H. . . SERVICIOS DEL TECLADO q INT 17 H. . . SERVICIOS DE IMPRESORA Carlos Canto Q.

ARQUITECTURA DE COMPUTADORAS II INTERRUPCIONES EN LA IBM PC INTERRUPCIONES DEL BIOS STATUS DEL EQUIPO: q q INT 11 H. . . LISTADO DEL EQUIPO INT 12 H. . . TAMAÑO DE MEMORIA HORA Y FECHA: q INT 1 AH. . . HORA Y FECHA PRINT SCREEN: q q INT 5 H. . . IMPRESIÓN DE PANTALLA INT 18 H. . . ACTIVAR LA BASIC-ROM SERVICOS ESPECIALES: q Carlos Canto Q. INT 19 H. . . ACTIVAR RUTINA DE ARRANQUE CARGADO

ARQUITECTURA DE COMPUTADORAS II INTERRUPCIONES EN LA IBM PC Función 02 de la INT 10 H del BIOS Renglón 0 Columna 0 DL 0123 76 77 78 79 0 1 Colocación del cursor Renglón 0 2 Columna 79 DH 22 Renglón 24 23 Renglón 12 24 Columna 40 Renglón 24 Columna 79 Ejemplo: Colocar al cursor en las posiciones (DL, DH)=(12, 40) MOV AH, 02 H ; invocar a la función 2 de la INT 10 h Columna 0 MOV BH, 00 ; trabajar con la página 0 AH=02 BH=00 DH = renglón DL = columna Carlos Canto Q. INT 10 H DEL BIOS Colocación del cursor MOV DH, 12 ; cargar el #de columna en DH MOV DL, 40 ; cargar el # de renglón en DL INT 10 H ; Invocar a la rutina del BIOS

INTERRUPCIONES EN LA IBM PC ARQUITECTURA DE COMPUTADORAS II Función 06 de la INT 10 H del BIOS Limpiar la pantalla AH=06 AL=00 BH=# de atributo CX=renglón: columna(inicio) INT 10 H DEL BIOS Limpiar la pantalla DX=renglón: columna ( final ) AL=00; Pantalla completa Cx posición inicial 00: 00 18: 4 F Carlos Canto Q. Dx posición final BH=atributo de la pantalla ejemplo: 7=blanco 1=azul

INTERRUPCIONES EN LA IBM PC ARQUITECTURA DE COMPUTADORAS II Atributos de la pantalla üCada carácter de la pantalla monocromática tiene su propio atributo: parpadeante o no intensificado o no video normal o inverso. El atributo se carga al registro BH BH: b 7 b 6 b 5 b 4 b 3 b 2 b 1 b 0 üCada posición de un carácter en la pantalla (25 X 80=2000 ) es representado por 2 bytes: El primero es el ASCII del caracter atributo Carlos Canto Q. El segundo es el byte que contiene el Background Foreground 000=negro 001=azul 010=verde 011=cian 100=rojo 101=magenta 110=café 111=blanco Parpadeo Intensidad 0= normal 1=parpadeante 1=intensificado

ARQUITECTURA DE COMPUTADORAS II INTERRUPCIONES EN LA IBM PC SERVICIOS DE LA INT 14 H DEL BIOS MANEJO DEL PUERTO SERIAL Servicio Descripción _____________________ q 00 Inicializa el puerto serial q 01 Envía un carácter q 02 Recibe un carácter q 03 Lee el status del puerto serie q 04 Inicializa el puerto serie extra q 05 Control del puerto de comunc. Carlos Canto Q.

ARQUITECTURA DE COMPUTADORAS II INTERRUPCIONES EN LA IBM PC SERVICIO 00 DE LA INT 14 H : INICIALIZACIÓN DEL PUERTO SERIAL ACTIVA LOS PARAMETROS SIGUIENTES: _____________________ § § Carlos Canto Q. EL BAUDAJE LA PARIDAD EL NÚMERO DE STOPS BITS EL TAMAÑO EN BITS DEL DATO

INTERRUPCIONES EN LA IBM PC ARQUITECTURA DE COMPUTADORAS II SERVICIOS DE LA INT 14 H DEL BIOS SERVICIO 00 h: INICIALIZACIÒN DEL PUERTO SERIAL b 7 b 6 b 5 b 4 b 3 b 2 b 1 b 0 Tamaño del dato Baudaje # de stops bits _____ Código de paridad 765 bps 766 _______ __ 767 000 110 768 001 150 Código de baudaje Paridad Tamaño del dato ________ 43 significado ______ Stop bits 10 significado ________ ______ 010 300 00 ninguna bit 2 significado 00 No usado 011 600 01 Paridad impar _______ 01 No usado 100 1200 10 ninguna 0 1 stop bit 10 7 bits 101 2400 11 Paridad par 1 2 stops bits 11 8 bits 110 4800 Carlos Canto Q.