Arhitectura MIPS 1 MIPS 32 CPU Registers 2

Arhitectura MIPS 1

MIPS 32® CPU Registers 2

MIPS 32® FPU Registers 3

Formate de instrucţiuni Format tip I Format tip J Format tip R 4

Câmpurile instrucţiunilor CPU Câmp opcode Semnificaţie Codul operaţiei primare (6 biţi) rd Adresa registrului destinaţie (5 biţi) rs Adresa registrului sursă (5 biţi) rt Adresa registrului ţintă (sursă/destinaţie) sau codul funcţiei asociate cu operaţia primară REGIMM (5 biţi). immediate Valoare întreagă cu semn (16 biţi) utilizată ca operand sau offset. instr_index Valoare binară fără semn (26 biţi) care prin deplasarea spre dreapta cu doi biţi este utilizată pentru a înlocui cei mai puţini semnificativi 28 biţi dintr-o adresă de salt. sa Valoarea deplasării (5 biţi). function Câmpul funcţiei asociate operaţiei primare SPECIAL (6 biţi). 5

Instrucţiuni cu memoria Load Word LW rt, offset(base) Store Word SW rt, offset(base) 6

Instrucţiuni aritmetice Add Word Add Immediate Word Substract Word ADD rd, rs, rt ADDI rs, rt, immediate SUB rd, rs, rt 7

Instrucţiuni logice And Word And Immediate Word AND rd, rs, rt ANDI rs, rt, immediate

Instrucţiuni de ramificare Branch on Equal BEQ rs, rt, offset Branch on Not Equal BNE rs, rt , offset Unconditional Branch B offset Branch BAL rs, offset and Link 9

Instrucţiuni de salt Jump J target Jump and Link JAL target Jump and Link Register JALR rd, rs Jump Register JR rs 10

Instrucţiuni de deplasare Shift Word Left Logical SLL rd, rt, sa Shift Word Right Logical SRL rd, rt, sa Shift Word Right Arithmetic SRA rd, rt, sa Shift Word Right Arithmetic Variable SRAV rd, rt, rs 11