ARCHITECTURE DES ORDINATEURS Franois Mdevielle UPSTI Introduction Dcouvrir

ARCHITECTURE DES ORDINATEURS François Médevielle - UPSTI -

Introduction Découvrir les éléments constitutifs d’un « ordinateur » Comprendre l’organisation fonctionnelle d’une machine Appréhender l’architecture des microprocesseurs Découvrir les critères d’évolution François Médevielle - UPSTI -

Intel inside… La boîte noire Face arrière Face avant Port PS/2 Port Série COM 1 Port parallèle Port VGA de la carte vidéo intégrée Port réseau RJ 45 Port USB François Médevielle - UPSTI -

Intel inside… La boîte noire Port VGA Port DVI-I Dual Link Port HDMI François Médevielle - UPSTI -

La boîte de Pandore? Disque dur RAM Processeur et son ventilateur Chipset Carte graphique François Médevielle - UPSTI -

La carte mère Le processeur La mémoire vive ( RAM ) L’horloge interne Le BIOS La mémoire CMOS Le chipset Une carte graphique intégrée ( ? ) Une carte son intégrée Un ensemble de contrôleurs d’E/S Des cartes d’extensions François Médevielle - UPSTI -

Architecture standard Processeur + Cache Bus processeur Bus mémoire Chipset Cartes d’extension PCI-E Disque dur Lecteur DVD SATA North Bridge Mémoire South Bridge EPROM BIOS USB RJ 45 PS/2 François Médevielle - UPSTI -

Chipset Description North Bridge Gère les échanges entre le processeur, la mémoire et le bus AGP South Bridge Gère les échanges avec les disques durs, le lecteur DVD, les cartes d’extension, l’EPROM du BIOS, l’horloge et la mémoire CMOS, les bus USB, Fire. Wire, le réseau, etc. François Médevielle - UPSTI -

North et South Bridges Séparés Rassemblés dans une seule puce avec le processeur North avec processeur François Médevielle - UPSTI -

Le microprocesseur François Médevielle - UPSTI -

Le microprocesseur Fonction : unité de traitement Le plus souvent intégré dans une seule puce Exécute les programmes stockés en mémoire principale : Charge les instructions Décode les instructions Exécute séquentiellement les instructions François Médevielle - UPSTI -

Structure élémentaire Unité de commande : Unité Centrale Unité de commande Récupère instructions en mémoire principale Charge les instructions Décode les instructions UAL : UAL exécute les opérations Registres P C R I Mémoire principale Disque dur … Bus François Médevielle - UPSTI -

Structure élémentaire Unité Centrale Unité de commande UC : Dispose de sa mémoire de travail Intérêt : Accès extrêmement rapides car intégrée dans la même puce donc forte amélioration des performances UAL Registres P C R I Mémoire principale Disque dur … Bus François Médevielle - UPSTI -

Structure élémentaire Unité Centrale Les registres ( PC, RI, etc. ) : Unité de commande Inclus dans la mémoire de travail UAL des instructions et l’accès à la mémoire de programme Registres P C R I Interviennent dans le traitement Mémoire principale Disque dur … Bus François Médevielle - UPSTI -

ALU : en français UAL Unité Arithmétique et Logique Sa structure définit le chemin des données ( data path cycle ) Son fonctionnement définit le temps de cycle de chaque instruction François Médevielle - UPSTI -

ALU : Data Path Cycle A+B A Registres B A B Registres d’entrée de l’UAL A + B François Médevielle - UPSTI - Registres de sortie de l’UAL

ALU : Data Path Cycle Opération sur 2 opérandes A et B : A+B Identification A B UAL A + B François Médevielle - UPSTI - des registres contenant les opérandes Identification de l’instruction Stockage successif de A et B Addition Stockage du résultat Stockage dans le registre

Architecture classique monoprocesseur Cache instruction L 1 Intégré au µP Unité de traitement de l’adressage virtuel + cache de traduction d’adresse Registres entiers Unité de contrôle des instructions Unité d’exécution entiers Registres flottants Unité d’exécution flottants Cache données L 1 Interface Bus Interface Cache Externe au µP L 2 François Médevielle - UPSTI -

Architecture multicoeurs et évolutions récentes Cache L 3 partagé Intégration du North Bridge : Contrôleur PCI-E Contrôleur mémoire Circuit graphique amélioré ( i. GFX ) François Médevielle - UPSTI -

Classification des architectures Architecture Description CISC ( Complex Instruction Set Computer ) Processeurs à Jeu d'Instructions Complexe Famille des processeurs grand public INTEL RISC ( Reduced Instruction Set Computer ) Processeurs à Jeu d'Instructions Réduit DSP ( Digital Signal Processor ) Processeurs de Traitement du Signal Dédiés aux applications de synthèse vocale, reconnaissance vocale, traitement vidéo, etc. Réseau Dédiés aux applications serveurs François Médevielle - UPSTI -

Critères de développement Systèmes embarqué ou non ( portables, tablettes, smartphones, baladeurs, PC de bureau, ordinateurs de bord d'automobile, etc. ) Systèmes d'usage général ou dédiés ( acquisition et traitement de type API, traitement du signal ( audio ou vidéo ), PC de burea u, consoles de jeu, etc. ) François Médevielle - UPSTI -

Critères de performance Description algorithmique optimale Performances du compilateur ( ou de l'interpréteur. . . ) Adéquation de l'architecture au vu du problème posé François Médevielle - UPSTI -

Performances matérielles la fréquence de son horloge ( les fameux GHz. . . ) s'il est ou non multicoeurs. . . la taille de sa mémoire Cache s'il intègre ou non une partie ( et laquelle ? ) du chipset. . . etc. François Médevielle - UPSTI -

Loi de Moore Gordon Moore, cofondateur d’Intel 1965 : nb de tr intégré x 2 tous les 18 mois jusqu’en 1975 François Médevielle - UPSTI -

Loi de Moore François Médevielle - UPSTI -

La mémoire vive François Médevielle - UPSTI -

Mémoires ROM Read Only Memory Temps d’accès : quelques dizaines de ns Capacité : varie selon les types, mais jusqu’à plusieurs centaines de Go SSD, puce BIOS, CMOS, clefs USB François Médevielle - UPSTI -

Mémoires RAM Random Access Memory Temps d’accès : quelques nanosecondes Capacité : de l’ordre de quelques Go François Médevielle - UPSTI -

Le disque dur magnétique François Médevielle - UPSTI -

Principe de fonctionnement François Médevielle - UPSTI -