8 Intel part number 2716 2732 2764 27128
디지털 논리 회로 8 Intel part number 2716 2732 2764 27128 27256 27512 27 C 010 27 C 020 27210 27 C 220 27 C 040 27 C 240 어레이 크기 (bits) 16 K 32 K 64 K 128 K 256 K 512 K 1 M 2 M 1 M 1 M 2 M 4 M 4 M 메모리 조직 (bits) 2 K × 8 4 K × 8 8 K × 8 16 K × 8 32 K × 8 64 K × 8 128 K × 8 256 K × 8 64 K × 16 128 K × 16 512 K × 8 256 K × 16 표 9. 2 Intel EPROM 메모리 어레이 크기 및 조직
디지털 논리 회로 6. 2 Using an EPROM to realize a sequential circuit 그림 9 -5 EPROM/ROM 및 상태변수 플립플롭으로 분할된 순서회로 9
디지털 논리 회로 9. 3 Programmable Logic Devices 그림 9 -7 AND와 OR 상호 연결로 구성 가능한 PLA 10
디지털 논리 회로 19 차기 상태: X CE = 현재 상태 0 0 0 1 1 F 4 F 3 F 2 F 1 T C F 4 F 3 F 2 F 1 T C 0 0 0 0 1 1 0 0 0 0 1 1 0 0 1 1 0 0 0 1 0 1 0 1 0 0 0 0 1 0 0 0 1 1 0 0 1 1 0 1 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 1 0 0 1 1 0 0 0 1 0 1 0 1 0 0 0 0 0 1 표 9. 6 10진 업/다운 카운터 천이표
디지털 논리 회로 23 9. 4 Erasable Programmable Logic Devices 그림 9 -23 EPLD의 일반적인 구조
디지털 논리 회로 특징 Power consumption Programmability Density Testability Speed Security 24 퓨즈 가능 PLD 소거 가능 PLD Higher (bipolar) Once (fuse links) Lower Difficult Fastest No, designs can be reconstructed Lower (CMOS) UV-erasable, reprogram Higher Easier Slower Yes, protection bits are buried in silicon 표 9. 10 퓨즈가능 PLD와 소거가능 PLD의 비교
디지털 논리 회로 부품 Equivalent gates CLBs IOBs Logic flip-flop On-chip 42 XC 2064 XC 2018 XC 3020 XC 3030 XC 3042 XC 3064 XC 3090 1200 64 58 64 None 1800 100 74 100 None 2000 64 64 128 16 -bit 3000 100 80 20 -bit 4200 144 96 288 24 -bit 6400 224 120 448 32 -bit 9000 320 144 640 40 -bit Bus (horizontal long lines) 표 9. 13 Xilinx FPGA 소자 패밀리 (Xilinx사 제공)
디지털 논리 회로 표 9. 14 Xilinx 매크로함수의 일부 리스트 43 Xilinx mnemonic Function #CLBs GADD GEQGT PIN LD FD FDMS FJK FT 2 D 2 -4 D 3 -8 74 -42 M 3 -1 74 -151 RD 4 RD 8 RS 4 74 -194 C 4 BCP C 8 JCR 74 -160 74 -161 Full adder Equal or greater Input pad Data latch D flip-flop D FF w/2 -in mux and set J-K flip-flop 2 -input toggle FF 1 -of-4 decoder 1 -of-8 decoder 1 -of-10 decoder 3 -to-1 multiplexer 8 -to-1 multiplexer 4 -bit data register 8 -bit data register 4 -bit shift register 4 -bit bidirection SR 2 -bit binary counter 4 -bit Johnson counter 4 -bit BCD counter 4 -bit binary counter 1 1 1 I/O 1 1 1 2 4 7 2 7 4 8 4 12 3 4 8 8
디지털 논리 회로 44 (a) PIO Input/Output Pad (b) Multiplexed Data Latch 그림 9 -51 매크로 논리기호의 예
디지털 논리 회로 45 (d) 74 xx 151 8 -to 1 Multiplexer (c) 1 -of-8 Decoder 그림 9 -51 매크로 논리기호의 예
- Slides: 45