1 CIRCUITE NUMERICE II 5 5 Circuite de

1 CIRCUITE NUMERICE II. 5. 5 Circuite de demultiplexare (DMUX) E I Y 0 Y 1 DMU Yn-1 X A 0 A 1 Am-1 II. 5. 5. 1 Demultiplexorul cu 2 ieşiri CURS NR. 8

CIRCUITE NUMERICE 2 I A I Y 0 Y 1 0 0 0 1 1 0 1 Y DMUX 1: 2 0 Y 1 A Astfel tabelul de adevăr al circuitului arată astfel: A Y 0=I diagramele VK sunt: Y 1=I 0 1 0 0 0 1 1 0 I Y 0= A·I A 0 1 0 0 0 1 I Y 1= A·I Conform cu ecuaţiile găsite schema logică a circuitului va fi: I Y = I ·A 1 Y 0 = I · A A CURS NR. 8

CIRCUITE NUMERICE 3 II. 5. 5. 2 Demultiplexorul cu 4 ieşiri Y 0 DMUX 1: 4 Y 1 Y 2 A 0 A 1 Y 3 I Tabelul de adevăr: A 1 A 0 I Y 0 Y 1 Y 2 Y 3 0 0 1 1 0 0 0 1 0 1 0 0 0 0 1 0 0 0 1 1 0 1 0 0 0 0 1 Y 0=I Y 1=I Y 2=I Y 3=I CURS NR. 8

CIRCUITE NUMERICE 4 A 1 A 0 00 01 11 10 0 0 1 1 0 0 0 I A 1 A 0 00 01 11 10 0 0 1 0 0 I Y 0 =I·A 1·A 0 A 1 A 0 Y 1 Y 1 =I·A 1·A 0 00 01 11 10 0 0 1 I I A 1 A 0 Y 2 00 01 11 10 0 0 1 0 I Y 2 =I·A 1·A 0 Y 3 A 0 A 1 Y 3 =I·A 1·A 0 Y 1 Y 2 E 0 E 1 Y 15 Ea SN 74154 A B C Y 0 a Y 1 a Y 2 a Y 3 a Y 0 b Y 1 b Y 2 b Y 3 b D demultiplexor 1: 16 Ea SN 74155 A 0 A 1 Eb Eb demultiplexor dublu 1: 4 CURS NR. 8

CIRCUITE NUMERICE 5 Y 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7 Y 8 Y 9 SN 7442 A B C D A 0 A 1 A 2 I a) demultiplexor realizat cu un decodificator A B C Y 0 Y 1 Y 2 Y 3 Y 15 E 0 D A 0 A 1 A 2 E I b) demultiplexor realizat cu un decodificator E 1 SN 74154 A B C D c) decodificator realizat cu un demultiplexor CURS NR. 8

CIRCUITE NUMERICE 6 II. 5. 5. 3 Extinderea capacităţii demultiplexoarelor Y 0 Y 1 Y 2 Y 15 Y 16 Y 17 Y 18 Y 31 Y 240 Y 241 Y 243 Y 255 Y 0 Y 1 Y 2 Y 15 E 0 E 1 E 0 SN 74154 A B C E 1 D SN 74154 A B C D A 0 A 1 A 2 A 3 Y 0 Y 1 Y 2 E 0 E 1 I E Y 15 SN 74154 A B C D A 4 A 5 A 6 A 7 CURS NR. 8

CIRCUITE NUMERICE 7 II. 5. 6. Comparatoare numerice A n B n A>B A=B A<B Comparator numeric II. 5. 6. 1 Comparatorul numeric de 1 bit A B CN 1 bit A>B A=B A<B CURS NR. 8

CIRCUITE NUMERICE 8 Tabelul de adevăr al comparatorului de 1 bit: A 0 1 0 0 0 1 1 0 B A 0 1 0 1 B YA<B= A·B A B 0 0 1 1 0 1 YA<B YA=B YA>B 0 1 0 A A>B A=B 0 1 0 0 1 1 0 0 B YA=B= A·B + A·B = A B A=B A<B YA>B= B·A YA<B A B YA=B YA>B CURS NR. 8

CIRCUITE NUMERICE 9 II. 5. 6. 2 Comparatorul numeric de 2 biţi A=A 1· 21+ A 0· 20 > YA>B, YA=B, YA<B=0 A 1 B 1 < B=B 1· 21+ B 0· 20 YA>B=1 = > YA =B =1 YA<B=1 1 1 A 0 B 0 < YA>B=1 = YA=B=1 YA<B=1 CURS NR. 8

CIRCUITE NUMERICE 10 Observaţii: Conform cu observaţiile de mai sus putem realiza schema comparatorului de 2 biţi: YA 1<B 1 YA<B CN 1 bit YA 1=B 1 A 1 B 1 YA 1>B 1 YA 0<B 0 Logică de decizie YA=B CN 1 bit A 0 B 0 YA 0=B 0 YA 0>B 0 YA>B CURS NR. 8

CIRCUITE NUMERICE 11 Există circuite integrate comparatoare de 4 biţi, SN 7485: A B A 0 A 1 A 2 A 3 B 0 B 1 B 2 B 3 IA>B IA=B SN 7485 IA<B OA>B OA=B OA<B II. 5. 6. 3 Expandarea comparatoarelor A 4 7 A 0 A 1 A 2 A 3 GND IA>B VCC IA=B GND IA<B B 4 7 B 0 B 1 B 2 B 3 SN 7485 A 0 3 A 0 A 1 A 2 A 3 OA>B IA>B OA=B IA=B OA<B IA<B B 0 3 B 0 B 1 B 2 B 3 SN 7485 OA>B OA=B către etajele următoare OA<B CURS NR. 8

CIRCUITE NUMERICE 12 II. 5. 7. Sumatoare numerice II. 5. 7. 1 Semisumatorul elementar Tabelul de adevăr al circuitului: x 0 Diagramele VK: x 0 y 0 s 0 t 1 0 0 0 1 0 0 1 1 1 0 y 0 s 0= x 0·y 0 + x 0·y 0 = x 0 y 0 s 0= suma pentru rangul 0 t 1= transportul către rangul 1 x 0 0 1 0 1 y 0 t 1= x 0·y 0 CURS NR. 8

13 CIRCUITE NUMERICE t 1 Schema semisumatorului arată ca în figură: x 0 y 0 s 0 II. 5. 7. 2 Sumatorul elementar CURS NR. 8

CIRCUITE NUMERICE 14 xk sk tk+1 k yk Tabelul de adevăr: tk-1 xk yk tk-1 sk tk+1 0 0 0 1 1 0 1 0 1 1 0 0 1 1 1 0 1 0 0 1 1 Diagramele VK: xkyk 00 01 11 10 0 0 1 1 1 0 tk-1 sk = xk·yk·tk-1+ xk·yk·tk-1= xkyk 00 01 11 10 0 1 0 1 1 1 tk-1 tk+1 = xk·yk·tk-1 + xk·yk = = xk·(yk·tk-1+ yk·tk-1) + xk·(yk·tk-1+ yk·tk-1) = = (xk·yk+ xk·yk)·tk-1 + xk·yk = = xk·(yk tk-1)+ xk·(yk tk-1) = xk yk tk-1 = (xk yk)·tk-1 + xk·yk CURS NR. 8

CIRCUITE NUMERICE 15 xk yk sk tk+1 tk-1 II. 5. 7. 3 Expandarea sumatoarelor x 0 GND xk tk-1 y 0 yk k tk+1 sk s 0 x 1 xk tk-1 y 1 yk k tk+1 sk s 1 xn-1 yn-1. . . xk tk-1 yk k tk+1 sk sn-1 sn CURS NR. 8