1 2 3TEG James C Chen Bruce W

1. 2. 3　従来の容量TEG（１） James C. Chen, Bruce W. Mc. Gaughy, Dennis Sylvester, and Chenming Hu “An On-Chip, Attofarad Interconnect Charge-Based Capacitance Measurement (CBCM) Technique” IEDM 1996 Open、Short補正 容量測定 充電 電圧 放電 電圧 0. 01 f. F～ 10 a. Fの解像度 測定精度は、Pch Tr、Nch Tr のミスマッチで決まる。 2013/3/4 モデルパラメータ抽出用ＴＥＧ 7

1. 2. 3　従来の容量TEG（２） Yao-Wen Chang, Hsing-Wen Chang, Tao-Cheng Lu, Ya-Chin King, Wenchi Ting, Yen-Hui Joseph Ku, and Chih-Yuan Lu “Charge-Based Capacitance Measurement for Bias-Dependent Capacitance ” IEEE ELECTRON DEVICE LETTERS, VOL. 27, NO. 5, MAY 2006 充電電圧 放電電圧 図 1。 ２段階測定でCIEF CBCMとバイアスセットアップによりMOSFET容量抽出の為に設計されたテストキー。 蓄積から反転まで最大限の範囲をカバーする為に、VCCは第１段でPAD上のGNDの代わりに適用されます。 2013/3/4 モデルパラメータ抽出用ＴＥＧ 8

RD+RSを先に抽出する理由 Influence of RDS in VTH With series resistance Intrinsic device 2013/3/4 モデルパラメータ抽出用ＴＥＧ 16

1. 3. 8 VMAXの抽出方法（水平電界） μS－VGS特性 μS VBS=0 V VDS=0. 05 V, 0. 1 V μS 1 VTO VGS 1 VGS μeff－VDS特性 μeff VBS=0 V VGS=VGS 1 μeff 1 VDSAT 2013/3/4 VDS モデルパラメータ抽出用ＴＥＧ 21

Cgb-Vgbの測定結果を説明した文献 29 A Simple Model for the Overlap Capacitance of a VLSI MOS Device Region AB: gate oxide capacitance + parallel-plate overlap component + the fringing components Region CD: parallel-plate overlap component + the fringing components Region DE: inversion capacitace + the fringing components 2013/3/4 モデルパラメータ抽出用ＴＥＧ